modelsim

　　Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術、Tcl/Tk技術、和單一內核仿真技術，編譯仿真速度快，編譯的代碼與平臺無關，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟件。

　　主要特點：

　　RTL和門級優(yōu)化，本地編譯結構，編譯仿真速度快，跨平臺跨版本仿真；

　　單內核VHDL和Verilog混合仿真；

　　源代碼模版和助手，項目管理；

　　集成了性能分析、波形比較、代碼覆蓋、數據流ChaseX、Signal Spy、虛擬對象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信號條件斷點等眾多調試功能；

　　C和Tcl/Tk接口，C調試；

　　對SystemC的直接支持，和HDL任意混合

　　支持SystemVerilog的設計功能；

　　對系統(tǒng)級描述語言的最全面支持，SystemVerilog, SystemC, PSL;

　　ASIC Sign off。

• 通信詞典解釋