邊界掃描

百科解釋

　　邊掃描測(cè)試是在20世紀(jì)80年代中期做為解決PCB物理訪問(wèn)問(wèn)題的JTAG接口發(fā)展起來(lái)的，這樣的問(wèn)題是新的封裝技術(shù)導(dǎo)致電路板裝配日益擁擠所產(chǎn)生的。邊界掃描在芯片級(jí)層次上嵌入測(cè)試電路，以形成全面的電路板級(jí)測(cè)試協(xié)議。利用邊界掃描－－自1990年以來(lái)的行業(yè)標(biāo)準(zhǔn)IEEE 1149.1－－您甚至能夠?qū)ψ顝?fù)雜的裝配進(jìn)行測(cè)試、調(diào)試和在系統(tǒng)設(shè)備編程，并且診斷出硬件問(wèn)題。
　　邊界掃描的優(yōu)先：
　　通過(guò)提供對(duì)掃描鏈的IO的訪問(wèn)，可以消除或極大地減少對(duì)電路板上物理測(cè)試點(diǎn)的需要，這就會(huì)顯著節(jié)約成本，因?yàn)殡娐钒宀季指?jiǎn)單、測(cè)試夾具更廉價(jià)、電路中的測(cè)試系統(tǒng)耗時(shí)更少、標(biāo)準(zhǔn)接口的使用增加、上市時(shí)間更快。除了可以進(jìn)行電路板測(cè)試之外，邊界掃描允許在PCB貼片之后，在電路板上對(duì)幾乎所有類型的CPLD和閃存進(jìn)行編程，無(wú)論尺寸或封裝類型如何。在系統(tǒng)編程可通過(guò)降低設(shè)備處理、簡(jiǎn)化庫(kù)存管理和在電路板生產(chǎn)線上集成編程步驟來(lái)節(jié)約成本并提高產(chǎn)量。
　　邊界掃描原理：
　　IEEE 1149.1 標(biāo)準(zhǔn)規(guī)定了一個(gè)四線串行接口（第五條線是可選的），該接口稱作測(cè)試訪問(wèn)端口（TAP），用于訪問(wèn)復(fù)雜的集成電路（IC），例如微處理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和狀態(tài)機(jī)，以執(zhí)行邊界掃描功能。在TDI（測(cè)試數(shù)據(jù)輸入）引線上輸入到芯片中的數(shù)據(jù)存儲(chǔ)在指令寄存器中或一個(gè)數(shù)據(jù)寄存器中。串行數(shù)據(jù)從TDO（測(cè)試數(shù)據(jù)輸出）引線上離開(kāi)芯片。邊界掃描邏輯由TCK（測(cè)試時(shí)鐘）上的信號(hào)計(jì)時(shí)，而且TMS（測(cè)試模式選擇）信號(hào)驅(qū)動(dòng)TAP控制器的狀態(tài)。TRST（測(cè)試重置）是可選項(xiàng)。在PCB上可串行互連多個(gè)可兼容掃描功能的IC，形成一個(gè)或多個(gè)掃描鏈，每一個(gè)鏈都由其自己的TAP。每一個(gè)掃描鏈提供電氣訪問(wèn)，從串行TAP接口到作為鏈的一部分的每一個(gè)IC上的每一個(gè)引線。在正常的操作過(guò)程中，IC執(zhí)行其預(yù)定功能，就好像邊界掃描電路不存在。但是，當(dāng)為了進(jìn)行測(cè)試或在系統(tǒng)編程而激活設(shè)備的掃描邏輯時(shí)，數(shù)據(jù)可以傳送到IC中，并且使用串行接口從IC中讀取出來(lái)。這樣數(shù)據(jù)可以用來(lái)激活設(shè)備核心，將信號(hào)從設(shè)備引線發(fā)送到PCB上，讀出PCB的輸入引線并讀出設(shè)備輸出。

通信詞典解釋