詞語(yǔ)解釋
PLD(Programmable Logic Device)是一種可編程邏輯器件,是一種可以被編程來(lái)實(shí)現(xiàn)特定邏輯功能的集成電路,它可以被用來(lái)實(shí)現(xiàn)復(fù)雜的數(shù)字邏輯功能,是一種非常有用的邏輯器件。 PLD在通信中的應(yīng)用非常廣泛,主要用于實(shí)現(xiàn)通信系統(tǒng)中的控制功能,如控制信號(hào)的調(diào)制解調(diào)、數(shù)據(jù)的傳輸、編碼解碼等。PLD可以用來(lái)實(shí)現(xiàn)通信系統(tǒng)中的控制功能,如控制信號(hào)的調(diào)制解調(diào)、數(shù)據(jù)的傳輸、編碼解碼等。 PLD在通信系統(tǒng)中的應(yīng)用可以分為兩大類:一類是用于控制信號(hào)的調(diào)制解調(diào),如控制信號(hào)的發(fā)射、接收和調(diào)制解調(diào);另一類是用于控制數(shù)據(jù)傳輸?shù)木幋a解碼,如數(shù)據(jù)的編碼、解碼和傳輸。 PLD在通信系統(tǒng)中的應(yīng)用可以分為三大類:第一類是用于控制信號(hào)的調(diào)制解調(diào),如控制信號(hào)的發(fā)射、接收和調(diào)制解調(diào);第二類是用于控制數(shù)據(jù)傳輸?shù)木幋a解碼,如數(shù)據(jù)的編碼、解碼和傳輸;第三類是用于控制網(wǎng)絡(luò)的網(wǎng)絡(luò)管理,如網(wǎng)絡(luò)的路由、轉(zhuǎn)發(fā)和管理等。 PLD的應(yīng)用可以說(shuō)是通信系統(tǒng)的重要組成部分,它可以實(shí)現(xiàn)復(fù)雜的邏輯功能,實(shí)現(xiàn)控制信號(hào)的調(diào)制解調(diào)、數(shù)據(jù)的傳輸、編碼解碼和網(wǎng)絡(luò)管理等功能,為通信系統(tǒng)的正常運(yùn)行提供了重要的保障。 一、概述 PLD(programmable logic device)--可編程邏輯器件:PLD是做為一種通用集成電路生產(chǎn)的,他的邏輯功能按照用戶對(duì)器件編程來(lái)高定。一般的PLD的集成度很高,足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù)字系統(tǒng)“集成”在一片PLD上,而不必去請(qǐng)芯片制造廠商設(shè)計(jì)和制作專用的集成電路芯片了。 二、分類 目前和平和使用的PLD產(chǎn)品主要有:1、現(xiàn)場(chǎng)可編程邏輯陣列FPLA(field programmable logic array);2、可編程陣列邏輯PAL(programmable array logic);3、通用陣列邏輯GAL(generic array logic);4、可擦除的可編程邏輯器件EPLD(erasable programmable logic device);5、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA(field programmable gate array)。其中EPLD和FPGA的集成度比較高。有時(shí)又把這兩種器件稱為高密度PLD。 三、發(fā)展歷程 早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可按除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。由于結(jié)構(gòu)的限制,它們只能完成簡(jiǎn)單的數(shù)字邏輯功能。 其后,出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片,即可編程邏輯器件,它能夠完成各種數(shù)字邏輯功能。典型的PLD由一個(gè)“與”門(mén)和一個(gè)“或”門(mén)陣列組成,而任意一個(gè)組合邏輯都可以用“與一或”表達(dá)式來(lái)描述,所以, PLD能以乘積和的形式完成大量的組合邏輯功能。這一階段的產(chǎn)品主要有PAL和GAL。PAL由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面構(gòu)成,或門(mén)的輸出可以通過(guò)觸發(fā)器有選擇地被置為寄存狀態(tài)。PAL器件是現(xiàn)場(chǎng)可編程的,它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列(PLA),它也由一個(gè)“與”平面和一個(gè)“或”平面構(gòu)成,但是這兩個(gè)平面的連接關(guān)系是可編程的。PLA器件既有現(xiàn)場(chǎng)可編程的,也有掩膜可編程的。在PAL的基礎(chǔ)上,又發(fā)展了一種通用陣列邏輯GAL,如GAL16V8,GAL22V10 等。它采用了EEPROM工藝,實(shí)現(xiàn)了電可按除、電可改寫(xiě),其輸出結(jié)構(gòu)是可編程的邏輯宏單元,因而它的設(shè)計(jì)具有很強(qiáng)的靈活性,至今仍有許多人使用。這些早期的PLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能,但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為了彌補(bǔ)這一缺陷,20世紀(jì)80年代中期Altera和Xilinx分別推出了類似于PAL結(jié)構(gòu)的擴(kuò)展型 CPLD和與標(biāo)準(zhǔn)門(mén)陣列類似的FPGA,它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。這兩種器件兼容了PLD和通用門(mén)陣列的優(yōu)點(diǎn),可實(shí)現(xiàn)較大規(guī)模的電路,編程也很靈活。與門(mén)陣列等其它ASIC相比,它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn),因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用門(mén)陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用FPGA和CPLD器件。 四、組成 ·一個(gè)二維的邏輯塊陣列,構(gòu)成了PLD器件的邏輯組成核心。 ·輸入/輸出塊:連接邏輯塊的互連資源。 ·連線資源:由各種長(zhǎng)度的連線線段組成,其中也有一些可編程的連接開(kāi)關(guān),它們用于邏輯塊之間、邏輯塊與輸入/輸出塊之間的連接。
一、概述 PLD(programmable logic device)--可編程邏輯器件:PLD是做為一種通用集成電路生產(chǎn)的,他的邏輯功能按照用戶對(duì)器件編程來(lái)高定。一般的PLD的集成度很高,足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù)字系統(tǒng)“集成”在一片PLD上,而不必去請(qǐng)芯片制造廠商設(shè)計(jì)和制作專用的集成電路芯片了。 二、分類 目前和平和使用的PLD產(chǎn)品主要有:1、現(xiàn)場(chǎng)可編程邏輯陣列FPLA(field programmable logic array);2、可編程陣列邏輯PAL(programmable array logic);3、通用陣列邏輯GAL(generic array logic);4、可擦除的可編程邏輯器件EPLD(erasable programmable logic device);5、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA(field programmable gate array)。其中EPLD和FPGA的集成度比較高。有時(shí)又把這兩種器件稱為高密度PLD。 三、發(fā)展歷程 早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可按除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。由于結(jié)構(gòu)的限制,它們只能完成簡(jiǎn)單的數(shù)字邏輯功能。 其后,出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片,即可編程邏輯器件,它能夠完成各種數(shù)字邏輯功能。典型的PLD由一個(gè)“與”門(mén)和一個(gè)“或”門(mén)陣列組成,而任意一個(gè)組合邏輯都可以用“與一或”表達(dá)式來(lái)描述,所以, PLD能以乘積和的形式完成大量的組合邏輯功能。這一階段的產(chǎn)品主要有PAL和GAL。PAL由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面構(gòu)成,或門(mén)的輸出可以通過(guò)觸發(fā)器有選擇地被置為寄存狀態(tài)。PAL器件是現(xiàn)場(chǎng)可編程的,它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列(PLA),它也由一個(gè)“與”平面和一個(gè)“或”平面構(gòu)成,但是這兩個(gè)平面的連接關(guān)系是可編程的。PLA器件既有現(xiàn)場(chǎng)可編程的,也有掩膜可編程的。在PAL的基礎(chǔ)上,又發(fā)展了一種通用陣列邏輯GAL,如GAL16V8,GAL22V10 等。它采用了EEPROM工藝,實(shí)現(xiàn)了電可按除、電可改寫(xiě),其輸出結(jié)構(gòu)是可編程的邏輯宏單元,因而它的設(shè)計(jì)具有很強(qiáng)的靈活性,至今仍有許多人使用。這些早期的PLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能,但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為了彌補(bǔ)這一缺陷,20世紀(jì)80年代中期Altera和Xilinx分別推出了類似于PAL結(jié)構(gòu)的擴(kuò)展型 CPLD和與標(biāo)準(zhǔn)門(mén)陣列類似的FPGA,它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。這兩種器件兼容了PLD和通用門(mén)陣列的優(yōu)點(diǎn),可實(shí)現(xiàn)較大規(guī)模的電路,編程也很靈活。與門(mén)陣列等其它ASIC相比,它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn),因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用門(mén)陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用FPGA和CPLD器件。 四、組成 ·一個(gè)二維的邏輯塊陣列,構(gòu)成了PLD器件的邏輯組成核心。 ·輸入/輸出塊:連接邏輯塊的互連資源。 ·連線資源:由各種長(zhǎng)度的連線線段組成,其中也有一些可編程的連接開(kāi)關(guān),它們用于邏輯塊之間、邏輯塊與輸入/輸出塊之間的連接。
抱歉,此頁(yè)面的內(nèi)容受版權(quán)保護(hù),復(fù)制需扣除次數(shù),次數(shù)不足時(shí)需付費(fèi)購(gòu)買(mǎi)。
如需下載請(qǐng)點(diǎn)擊:點(diǎn)擊此處下載
掃碼付費(fèi)即可復(fù)制
GSS | 網(wǎng)絡(luò)地址轉(zhuǎn)換 | 光隔離器 | PRCS | CDMA2000 | 語(yǔ)音廣播業(yè)務(wù) | MTP | STAT | wmn | OAM&P | 業(yè)務(wù)運(yùn)行系統(tǒng) | 多協(xié)議標(biāo)記交換 |
移動(dòng)通信網(wǎng) | 通信人才網(wǎng) | 更新日志 | 團(tuán)隊(duì)博客 | 免責(zé)聲明 | 關(guān)于詞典 | 幫助