VHDL在數(shù)字電路設(shè)計中的應(yīng)用

劉云仙　浙江科技學(xué)院 計算機與電子工程學(xué)系
�お�


　　摘　要: 硬件描述語言已成為當(dāng)今以及未來電子設(shè)計自動化(EDA)解決方案的核心，特別是對于深亞微米復(fù)雜數(shù)字系統(tǒng)的設(shè)計，硬件描述語言具有獨特的作用。本文利用硬件描述語言中的工業(yè)標(biāo)準(zhǔn)語言VHDL，設(shè)計了一個空調(diào)機控制器電路，并通過仿真實現(xiàn)了預(yù)定功能。結(jié)果表明，VHDL在數(shù)字電子電路的設(shè)計中具有硬件描述能力強、設(shè)計方法靈活等優(yōu)點。


　　關(guān)鍵詞：VHDL；電子設(shè)計自動化；空調(diào)機控制器



　　近年來，隨著計算機技術(shù)和半導(dǎo)體技術(shù)的發(fā)展，傳統(tǒng)的硬件電路設(shè)計方法已大大落后于當(dāng)今技術(shù)的發(fā)展。一種嶄新的、采用硬件描述語言的硬件電路設(shè)計方法已經(jīng)興起，硬件描述語言是電子設(shè)計自動化（EDA）領(lǐng)域的一次重大變革。目前，廣泛使用的硬件描述語言有VHDL（V ery High Speed Integrated Circuit Hardware Description Language）[1]和Ve rilog HDL，它們先后被批準(zhǔn)為國際標(biāo)準(zhǔn)語言。��


　　利用硬件描述語言VHDL，數(shù)字電路系統(tǒng)可從系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次進行設(shè)計，即上層到下層（從抽象到具體）逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計自動化（EDA）工具，逐層進行仿真驗證，再把其中需要變?yōu)閷嶋H電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。接著，再用專用集成電路(ASIC)或現(xiàn)場可編程門陣列(FPGA)自動布局布線工具 [2～3]，把網(wǎng)表轉(zhuǎn)換為要實現(xiàn)的具體電路布線結(jié)構(gòu)。目前，這種高層次設(shè)計(highleveldesign)的方法已被廣泛采用[4]。據(jù)統(tǒng)計，目前在美國硅谷約有90%以上的ASI C和FPGA采用硬件描述語言進行設(shè)計。VHDL的應(yīng)用已成為當(dāng)今以及未來EDA解決方案的核心，而且是復(fù)雜數(shù)字系統(tǒng)設(shè)計的核心。


　　筆者以Max＋plus Ⅱ軟件作為平臺的一個空調(diào)機控制器的設(shè)計為例，談?wù)刅HDL在數(shù)字電路設(shè)計中的具體應(yīng)用。��



1 VHDL的特點


　　VHDL語言主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口，與其他硬件描述語言相比，VH DL語言有如下優(yōu)越之處：① VHDL語言支持自上而下（Top Down）和基于庫（LibraryBase ）的設(shè)計方法，還支持同步電路、異步電路、FPGA以及其他隨機電路的設(shè)計；② VHDL語言具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的數(shù)學(xué)模型直到門級電路，其高層次的行為描述可以與低層次的RTL描述和結(jié)構(gòu)描述混合使用，還可以自定義數(shù)據(jù) 類型，給編程人員帶來較大的自由和方便；③VHDL對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必關(guān)心最終設(shè)計實現(xiàn)的目標(biāo)器件是什么；④VHDL具有電路仿真與驗證功能，可以保證設(shè)計的正確性，用戶甚至不必編寫如何測試相量便可以進行源代碼級的調(diào)試，而且設(shè)計者可以非常方便地比較各種方案之間的可行性及其優(yōu)劣，不需做任何實際的電路實驗；⑤ VHDL語言可以與工藝無關(guān)編程；⑥ VHDL語言標(biāo)準(zhǔn)、規(guī)范，易于共享和復(fù)用。��



2 VHDL的應(yīng)用實例


　　實現(xiàn)一個控制器，常用有限狀態(tài)機方法實現(xiàn)。傳統(tǒng)的設(shè)計方法主要包括5個過程：確定原始 狀態(tài)圖，狀態(tài)簡化，狀態(tài)編碼，觸發(fā)器類型的選擇及控制邏輯方程和輸出方程的確定，畫出電路原理圖。采用這種方法設(shè)計復(fù)雜狀態(tài)機將會十分繁雜。


　　利用VHDL來設(shè)計有限狀態(tài)機，可以充分發(fā)揮硬件描述語言的抽象能力，進行功能描述，而具體的邏輯化簡和電路設(shè)計可由計算機自動完成，從而提高了設(shè)計的工作效率，并且條理清晰，修改起來也更方便，所以很適合復(fù)雜時序電路的設(shè)計。


　　應(yīng)用VHDL設(shè)計狀態(tài)機的步驟如下：


　�、� 根據(jù)系統(tǒng)要求確定狀態(tài)數(shù)量、狀態(tài)轉(zhuǎn)移的條件和各狀態(tài)輸出信號的賦值，并畫出狀態(tài)轉(zhuǎn) 移圖；② 按照狀態(tài)轉(zhuǎn)移圖編寫有限狀態(tài)機的VHDL程序；③ 利用EDA工具進行功能仿真驗證；④ 編程下載。


2.1空調(diào)機控制器的設(shè)計











　　空調(diào)機控制器原理如圖1所示，它的兩個輸入來自溫度傳感器，用于監(jiān)測室內(nèi)溫度。如果室 內(nèi)溫度正常，則temp-high和temp-low均為‘0’；如果室內(nèi)溫度過高，則temp-high為‘1’，temp-low為‘0’；如果室內(nèi)溫度過低，則temp-high為‘0’，temp-low為‘1’。根據(jù)temp-high和temp-low的值來決定當(dāng)前的工作狀態(tài)，并給出相應(yīng)的制冷(coo l)和制熱(heat)輸出信號。


　　根據(jù)以上描述，空調(diào)機控制器的狀態(tài)轉(zhuǎn)移如圖2所示。其中：��


　　S0——空調(diào)機待機狀態(tài)；��


　　S1——空調(diào)機制冷狀態(tài)；��


　　S2——空調(diào)機制熱狀態(tài)；��


　　①——temp-high和temp-low均為‘0’；��


　�、凇�—temp-low為‘1’；��


　�、邸�—temp-high為‘1’；��


　�、堋�—reset為‘1’。��


　　按照上述狀態(tài)轉(zhuǎn)移圖編寫VHDL程序， 編程中采用case語句來描述狀態(tài)的改變，它具有直觀、條理清晰及易于修改等特點。 也可以采用不同進程來實現(xiàn)狀態(tài)的改變，所以編程方法多種。��







2.2 功能仿真


　　利用Max＋plusⅡ軟件工具對所編程序進行編譯、仿真。仿真結(jié)果如圖3所示,當(dāng)temp-low 為“1”，即溫度過低，則heat為“1”（制熱）；當(dāng)temp-high為“1”，即溫度過高，則 cool為“1” （制冷）。經(jīng)綜合后的仿真分析表明，該方案是合理可行的。通過仿真后，即可編程下載。��



3 結(jié) 論


　　通過對空調(diào)器控制器電路的VHDL的仿真實現(xiàn)，表明VHDL在數(shù)字電子電路的設(shè)計中具有硬件 描述能力強、設(shè)計方法靈活、易于修改等特點。隨著集成電路技術(shù)的高速發(fā)展，數(shù)字系統(tǒng)迅速朝著更高集成度、超小型化、高性能、高可靠性和低功耗的系統(tǒng)級芯片（SoC，System on Chip）方向發(fā)展，從而使可編程ASIC的設(shè)計逐步向高層設(shè)計轉(zhuǎn)移。作為一種重要的高層次設(shè)計技術(shù)，VHDL已成為當(dāng)代電子設(shè)計師設(shè)計數(shù)字硬件時必須掌握的一種方法。




參考文獻




[1] 冼凱儀.電子設(shè)計自動化中的硬件描述語言[J].半導(dǎo)體技術(shù)，2003，(4)：7 6－78.[2] 胡振華.VHDL與FPGA設(shè)計[M].北京：中國鐵道出版社，2003.��


[3] 王 華，王汝傳，吳凡.基于VHDL語言的FPGA設(shè)計[J].微型機與應(yīng)用，2002，(1 1)：20－22.


[4] 胡 劍，沈緒榜.部分譯碼方式桶式移位器及其VHDL實現(xiàn)[J].微電子學(xué)與計算機， 2003，(2)：34－35.





摘自　浙江科技學(xué)院學(xué)報