banner.jpg)
相關(guān)專題：
索尼開發(fā)出了可采用無線傳輸方式而非電路布線方式來實現(xiàn)電視等電子產(chǎn)品底板芯片間連接的關(guān)鍵技術(shù)。
索尼采用60GHz毫米波頻帶的電波進(jìn)行無線信號發(fā)送，代替通常采用的芯片間連接信號布線。除了可提高底板上芯片布局的自由度之外，還可實現(xiàn)三維設(shè)置。據(jù)介紹，芯片無需信號輸入輸出用端子，因此還可減小芯片面積。
索尼利用CMOS技術(shù)試制出了所需的毫米波收發(fā)電路。并在2010年2月7日起于舊金山召開的“ISSCC 2010”上發(fā)布了試制芯片（演講序號：23.1）。
有助于降低成本的技術(shù)
索尼將此次開發(fā)的技術(shù)稱為“設(shè)備內(nèi)高速無線傳輸技術(shù)”。一般情況下，采用毫米波傳輸技術(shù)的應(yīng)用主要在數(shù)字家電設(shè)備與便攜設(shè)備的“設(shè)備間”使用，極少用于設(shè)備內(nèi)部。索尼為解決電子設(shè)備內(nèi)部傳輸高速信號時存在的課題，提出了設(shè)備內(nèi)部無線傳輸?shù)膽?yīng)用概念。
“設(shè)備內(nèi)的信號布線隨著數(shù)據(jù)傳輸速度的不斷提高，目前面臨以下眾多課題。1）隨著布線數(shù)量的增加，底板層數(shù)不斷增加；2）半導(dǎo)體封裝的端子數(shù)量達(dá)到了數(shù)百～1000個以上；3）隨著端子數(shù)量增加，半導(dǎo)體的芯片面積不斷增加。這些課題會導(dǎo)致成本上升。通過實現(xiàn)信號布線的無線化就可以解決這些問題。歸根結(jié)底還是將其定位為降低成本的技術(shù)”（索尼核心元件開發(fā)總部高頻傳輸及影像系統(tǒng)開發(fā)部門毫米波系統(tǒng)開發(fā)部統(tǒng)括課長秋山義行）。
要想實現(xiàn)信號布線的無線化，需要采用速度極高的無線通信技術(shù)。因此，索尼采用了可用于寬帶的毫米波技術(shù)。索尼表示，目前的試制品可確保最大 11Gbit/秒的傳輸速度，如果利用更高級的調(diào)制方式等，其速度可提高數(shù)倍。不過，索尼沒有公開目前采用的調(diào)制方式。另外，由于只限定在設(shè)備內(nèi)部進(jìn)行無線通信，無需考慮其他無線通信利用帶寬限制等，因此可提高利用頻帶及帶寬的自由度。
無需PLL也可實現(xiàn)
索尼在ISSCC上發(fā)布的試制品采用了約1mm的小型天線，在14mm的傳輸距離范圍內(nèi)實現(xiàn)了最大11Gbit/秒的數(shù)據(jù)傳輸。發(fā)送電路及接收電路采用40nm的CMOS技術(shù)設(shè)計而成。所有電路均采用由振蕩器、混頻器及放大器構(gòu)成的簡單電路構(gòu)成方式。發(fā)送電路的尺寸為200μm×300μm，接收電路的尺寸為240μm×290μm。
該公司通過構(gòu)筑用于毫米波電路設(shè)計的自主設(shè)計模型，削減了放大器用電感器的數(shù)量等，減少了冗長的電路，從而實現(xiàn)了小型化。另外，在實現(xiàn)接收電路同步時，通過采用將接收的調(diào)制信號注入振蕩器的“注入同步方式”，設(shè)計時不再需要毫米波頻帶用PLL等復(fù)雜電路，實現(xiàn)了小型化。耗電量方面，發(fā)送電路及接收電路合計為70mW。天線采用引線鍵合（Bonding Wire）。
索尼在此次的收發(fā)電路試制品上構(gòu)筑了結(jié)合使用基于FPGA的信號處理電路演示系統(tǒng)。該系統(tǒng)可在20mm～60mm的距離內(nèi)確保4.3Gbit/秒的數(shù)據(jù)傳輸速度。另外，該系統(tǒng)采用在印刷底板上印刷形成的天線來代替鍵合線。
