banner.jpg)
相關(guān)專題：
1 引言
新型通信對抗裝備的偵察接收機(jī)多數(shù)通過軟件無線電技術(shù)實現(xiàn)，從而大大提高系統(tǒng)的靈活性。超高速A／D采樣器為實現(xiàn)完全數(shù)字化的軟件無線電技術(shù)提供可能，但也給后續(xù)數(shù)字信號處理器處理速度提出過高要求。因此，通信偵察接收機(jī)需先將數(shù)字化信號經(jīng)專用數(shù)字下變頻器(DDC)完成信號的下變頻和抽樣處理，再傳送至主處理器進(jìn)行信號處理和結(jié)果分析，這里選用HSP50214B作為專用數(shù)字下變頻器。
2 HSP50214B的內(nèi)部結(jié)構(gòu)
HSP50214B型可編程數(shù)字下變頻器可進(jìn)一步降低數(shù)字信號的載波頻率，甚至降到基帶；該器件可對輸入的數(shù)字信號進(jìn)行抽取，在允許限度內(nèi)降低數(shù)據(jù)量，利于后續(xù)信號處理實時有效，且功能強(qiáng)大。
HSP50214B數(shù)字下變頻器的結(jié)構(gòu)框圖如圖1所示。且功能模塊：
(1)輸入部分 其中電平檢測單元選取一定長度的數(shù)據(jù)，比較并積累該段數(shù)據(jù)的絕對值與預(yù)設(shè)置門限電平的誤差，該誤差積累量可由外部接口讀出，進(jìn)行外部自動增益控制；
(2)載波數(shù)控振蕩器 該模塊輸出具有一定頻率和初始相位的正弦和余弦兩路信號，實現(xiàn)對輸入信號的正交混頻，產(chǎn)生I／Q通道數(shù)據(jù)；
(3)濾波抽取組 CIC級聯(lián)抽取器、HB濾波抽取組、255階FIR濾波器共同組成抽取／低通濾波器，實現(xiàn)低通濾波和數(shù)據(jù)抽取功能；重采樣數(shù)控振蕩器進(jìn)行分?jǐn)?shù)倍采樣的轉(zhuǎn)換，使整個抽取系統(tǒng)的輸出速率能夠滿足特殊場合的要求；
(4)增益控制部分 AGC環(huán)路為內(nèi)部增益控制，通過檢測DDC幅度輸出和預(yù)設(shè)門限之間的誤差，對FIR濾波器的輸出進(jìn)行增益調(diào)整，以提高小信號的增益并減少多級抽取造成的幅度衰減；
(5)坐標(biāo)變換 直坐標(biāo)到極坐標(biāo)轉(zhuǎn)換器和數(shù)字鑒頻器共同完成對各類幅度調(diào)制、頻率調(diào)制和相位調(diào)制的解調(diào)；
(6)輸出部分 且有直接串行輸出、直接并行輸出和先入先出(FIFO)3種輸出方式，可提供同相分量、正交分量、瞬時幅度、瞬時相位和瞬時頻率等5種輸出數(shù)據(jù)類型，用戶可根據(jù)所需解調(diào)信號的調(diào)制方式選擇合適的輸出格式和方式。
(7)控制接口 通過接口數(shù)據(jù)總線C[7:0]、地址總線A[2:0]和讀／寫信號實現(xiàn)控制字及相應(yīng)參數(shù)的寫入和內(nèi)部寄存器內(nèi)容及狀態(tài)信息的讀取。
3 數(shù)字解調(diào)模塊原理
偵察接收機(jī)中實現(xiàn)數(shù)字中頻濾波技術(shù)，數(shù)字下變頻器是關(guān)鍵部分，它將中頻信號搬移到基帶為后續(xù)信號處理做準(zhǔn)備，并同其他器件構(gòu)成數(shù)字解調(diào)模塊，圖2為其原理框圖。
中頻信號經(jīng)放大器、帶通抗混疊濾波器、模擬AGC等預(yù)處理過程。再送至A／D采樣器進(jìn)行中頻帶通采樣，采樣信號通過HSP50214B實現(xiàn)數(shù)字下變頻和抽取，同時利用HSP50210提取相干載波、碼元同步信號和載波跟蹤情況指示，實現(xiàn)載波同步和碼元同步，最后將抽取信號送至FPGA進(jìn)行數(shù)字信號處理，解調(diào)輸出結(jié)果。整個模塊在FPGA的控制下實現(xiàn)數(shù)字下變頻、碼速變換、信道化、時鐘回恢復(fù)、解調(diào)、解擴(kuò)等功能。HSP50210可編程數(shù)字科斯塔斯環(huán)專用電路，其時鐘處理速率達(dá)52 MHz；FPGA采用Xilinx公司的VIRrrEX4系列器件XC4VSX55實現(xiàn)其所有功能，該器件具有24 576個邏輯單元，內(nèi)含豐富的存儲單元(共5 760 Kbit)，具有用于多種運算的IP核，特別適用于實現(xiàn)高速信號處理，其并行處理性能優(yōu)于傳統(tǒng)的DSP處理器。
