banner.jpg)
相關專題：
軟件無線電是一種基于寬帶A／D、高速DSP芯片、以軟件為核心的嶄新體系結(jié)構。其基本思想是將寬帶A／D盡可能靠近射頻天線，以便將接收到的模擬信號盡可能早地數(shù)字化，盡量通過軟件來實現(xiàn)接收機的各種功能。通過運行不同的算法，實時地配置信號，以提供多模式、多頻段的功能。與傳統(tǒng)的模擬方式相比，軟件無線電具有靈活性、適應性和開放性等特點，被譽為無線電領域的又一次革命。目前軟件無線電技術已在通信系統(tǒng)中得到廣泛應用。
全數(shù)字化接收機是軟件無線電中的一個重要基礎，其硬件平臺可以用可編程的通用DSP或者可重構的專用DSP來實現(xiàn)。目前，由于硬件水平的限制，直接射頻數(shù)字化還有一定困難。一般是先模擬下變頻至合適的中頻，在中頻直接數(shù)字化，然后經(jīng)數(shù)字下變頻至基帶。模擬下變頻完成初步的頻率選擇，中頻采樣后經(jīng)數(shù)字下變頻完成第二次頻率變換。其中，數(shù)字下變頻的設計是關鍵技術，它的實現(xiàn)方式有兩種，一種是在FPGA內(nèi)設計實現(xiàn)，另一種是采用專用的數(shù)字下變頻芯片來實現(xiàn)。本文將對INTERSIL公司生產(chǎn)的四通道數(shù)字下變頻器ISL5216的功能特點進行詳細介紹，并結(jié)合自行研制的中頻通用接收平臺，重點介紹利用其實現(xiàn)數(shù)字信號的抽取濾波以降低信號速率的設計要點，并給出了設計實例。
1 ISL5216簡介
1．1 ISL5216的功能特點
ISL5216是INTERSIL公司生產(chǎn)的可編程四通道數(shù)字下變頻器(PDC)，它的基本功能是從輸入的寬帶信號中提取窄帶信號，并將其下變頻為數(shù)字基帶信號，以便后續(xù)DSP處理。
該芯片的主要特點如下：
一 輸入信號速率達95MSPS；
一 具有四個獨立可編程的下變頻器通道；
一 具有四個16-bit定點或17-bit浮點模式的并行輸入通道；
一 帶有32-bit可編程載頻數(shù)控振蕩器(NCO)，無雜散動態(tài)范圍(SFDR)大于115dB；
一 具有110dB的帶外衰減；
一 抽取因子范圍為4～65 536；
一 含有24-bit內(nèi)部數(shù)據(jù)通道；
一 內(nèi)含增益容限可達96dB的數(shù)字AGC；
一 具有多種濾波器功能(其中包括：1到5級CIC濾波器、半帶抽取與插入FIR濾波器、可編程FIR濾波器和重采樣FIR濾波器)；
一 可通過串聯(lián)濾波獲得附加帶寬；
一 具有四個獨立的串行輸出通道；
一 采用2．5V內(nèi)核電壓、3．3V外圍電壓工作。
1．2 ISL5216的內(nèi)部結(jié)構及工作機理
ISL5216具有很大的動態(tài)范圍和靈活性。在四個通道中，每一個通道都是由前端的載頻數(shù)控振蕩器(NCO)、數(shù)字混頻器和級聯(lián)積分梳狀濾波器CIC以及后端的FIR濾波器、AGC和直角坐標到極坐標轉(zhuǎn)換器構成。四個通道中的每個通道的參數(shù)都可以獨立通過微處理器進行編程。圖1是ISL5216的內(nèi)部功能框圖。A(15∶0)、B(15∶0)、C(15∶0)和D(15∶0)分別為四條并行的數(shù)據(jù)輸入總線。SDXA、SDXB、SDXC和SDXD為四對串行數(shù)據(jù)輸出線。每一個輸入都可以連接到任意一個或所有的內(nèi)部信號處理通道中去，每一個通道的輸出都可以接到任何一個串行輸出端。如果多路通道是同步的，那么這些通道可以復用到一個共同的輸出端。四個通道共用同一個輸入時鐘和同一個串行輸出時鐘。但是輸出信號速率既可以是同步的也可以是異步的。位于前端和后端之間的總線多路轉(zhuǎn)換器可以為后端串聯(lián)的濾波器提供靈活的路由，或者為多相濾波提供從一個前端到多個后端的路由。電平檢測器把每一條并行數(shù)據(jù)輸入總線上的信號電平提供給監(jiān)視器，從而使得微處理器增益控制優(yōu)于A/D轉(zhuǎn)換器。
每個通道的前端部分都包括有正交數(shù)控振蕩器(NCO)、數(shù)字混頻器、桶形移位寄存器和級聯(lián)積分梳狀濾波器(CIC)。NCO具有32-bit頻率控制字，可用于信道的分選和載波跟蹤，其頻率分辨率可達16．3MHz(輸入信號速率為70MSPS)。NCO的無虛假信號動態(tài)范圍(SFDR)大于115dB。桶形移位寄存器可提供介于2-45到2-14之間的增益以防止CIC的溢出。CIC濾波器的級數(shù)介于1到5級之間，并且是可編程的，同時，CIC的抽取因子也是可編程的，第5級的抽取因子為5到512，第4級的抽取因子為4到2048，第3級的抽取因子為4到32768，第1級和第2級的抽取因子為4到65536。
每個通道的后端部分包括有FIR處理模塊、AGC和直角坐標到極坐標轉(zhuǎn)換器。FIR處理模塊是一個靈活的濾波器計算機，它可用于單一或一組串行抽取的濾波，單一濾波器的階數(shù)可達256，一組串行抽取濾波器的總階數(shù)可達384。FIR支持像抽取、重采樣、內(nèi)插等各種類型的濾波器�？删幊痰臄�(shù)字濾波器系數(shù)的寬度為22-bit，ROM中提供的此系數(shù)可用于幾種半帶濾波器響應或重采樣器。而AGC部分則可提供增益高達96dB的固定或自動增益控制。自動增益控制具有兩種設置模式和兩組環(huán)增益。AGC環(huán)使用的直角坐標到極坐標的轉(zhuǎn)換器輸出也可以用于AM或FM解調(diào)。
ISL5216支持定點和浮點并行輸入模式，其輸出結(jié)果可在4-bit定點到32-bit浮點中選取，并可通過微處理器接口進行編程。另外，所有同步通道的輸出數(shù)據(jù)也都通過微處理器接口來讀取。
1．3 ISL5216的設計要點
ISL5216主要實現(xiàn)3個功能，即數(shù)字正交混頻、數(shù)據(jù)降速率處理和數(shù)據(jù)成形濾波。其參數(shù)配置直接關系到系統(tǒng)的性能，主要參數(shù)選擇有：總的抽取因子及其在各部分的分配、CIC中的階數(shù)選擇、可編程FTR濾波參數(shù)的選擇、半帶濾波器個數(shù)的選擇。
總的抽取因子選擇主要取決于最終的輸出數(shù)據(jù)率和ADC的中頻采樣率。最終輸出數(shù)據(jù)率是由所需基帶信號的帶寬決定的，根據(jù)抽樣定理，輸出數(shù)據(jù)率至少為信號帶寬的兩倍。ADC采樣率的選擇對于整個系統(tǒng)的參數(shù)設計有著十分重要的作用，適當?shù)倪^采樣對于提高系統(tǒng)的性能會有一定好處。我們從公式SNR=6．02N+1．7dB+10log(fs／2B)即可得出結(jié)論，式中，N為ADC：的位數(shù)，fs為采樣速率，B為信號帶寬�？梢姡@得高信噪比，可以提高系統(tǒng)的采樣率。但采樣率過高，那么最終的抽取因子必然選得很大，這對于抽取前端的抗混疊濾波器來講，勢必增加其階數(shù)和計算量；采樣率過低，會增加采樣前端抗混疊濾波器的階數(shù)，從而造成設計和制造上的困難。所以，要根據(jù)實際情況來確定ADC：采樣率。
CIC濾波器是由5級積分器和梳狀濾波器組成的抽取濾波器，其階數(shù)和抽取因子可以分別在1～5和4～65 536中選擇，這是根據(jù)ISL5216數(shù)據(jù)手冊中抽取因子與混疊抑制比的關系來決定的。
可編程FIR濾波器是整個ISL5216中最靈活的部分，可實現(xiàn)抽取，也可單獨進行濾波而不抽取。其階數(shù)和系數(shù)的選擇是根據(jù)ISL5216本身的系統(tǒng)資源和可用時鐘數(shù)來決定的。
抽取鏈中單個FIR濾波器階數(shù)可以達到256階，多個FIR濾波器的總階數(shù)可以達到384階。半帶濾波器的選擇是靈活的：若抽取率較高，可用半帶濾波器實現(xiàn)抽取，最后使用非抽取可編程FIR濾波器來進行均衡；若抽取率較低，可以通過可編程FIR濾波器直接實現(xiàn)抽取濾波而不選用半帶濾波器，這是因為半帶濾波器的階數(shù)少，濾波幅頻特性較差。
ISL5216參數(shù)的設計思路是：首先確定中頻采樣的采樣率和最終輸出的數(shù)據(jù)率，根據(jù)兩者的要求來確定可用的時鐘數(shù)和總抽取因子；然后進行總抽取因子的分配，包括根據(jù)CIC：抽取因子與抗混疊抑制比的關系確定CIC部分的抽取因子，同時也確定了后續(xù)可編程FIR濾波器和半帶濾波器的抽取因子；最后再根據(jù)可用的時鐘數(shù)和所需的抽取因子計算出FIR濾波器的階數(shù)、系數(shù)及半帶濾波器的個數(shù)；最后核算所使用的資源和時鐘數(shù)是否滿足要求。
2 ISL5216的設計實例
在中頻通用接收平臺中，接收的中頻信號經(jīng)A／D采樣后直接進入ISL5216的輸入端進行處理。ISL5216的串行輸出都接入FPGA中，進行串并轉(zhuǎn)換并存入FIF0，由DSP讀取以進行后續(xù)的處理。通過這樣一個確定的硬件平臺，只需要修改QDDC的內(nèi)部寄存器參數(shù)就能夠?qū)崿F(xiàn)對解調(diào)中心頻率、輸出速率、濾波器帶寬等參數(shù)的軟件控制，實現(xiàn)需要的解調(diào)功能。下面將根據(jù)使用中的實例來說明QDDC參數(shù)配置的主要流程。
