通信網(wǎng)banner.jpg)
相關(guān)專題：
（1.黑龍江科技學(xué)院，黑龍江 哈爾濱150027;
2.哈爾濱工程大學(xué)，黑龍江 哈爾濱150001）
摘 要：信道編碼是擴(kuò)頻通信系統(tǒng)的關(guān)健技術(shù)之一，本文針對IS-95碼分多址峰窩通信系統(tǒng)標(biāo)準(zhǔn)，介紹了一種適合于反向業(yè)務(wù)信道的信道編碼的FPGA實(shí)現(xiàn)方案，并給出了具體的設(shè)計(jì)方法。
關(guān)鍵詞：擴(kuò)頻通信； 碼分多址； 信道編碼； FPGA
一、引言
本文的任務(wù)來自于一個(gè)家庭智能化中的CDMA無線接入系統(tǒng)。在該系統(tǒng)中，一路用來傳送語音，一路用來傳送家庭用電設(shè)備的控制信息，各路信息經(jīng)過CRC校驗(yàn)、（3.1.9）卷積編碼后，再進(jìn)行擴(kuò)頻、調(diào)制、無線傳輸?shù)�。系統(tǒng)采用的是IS-95標(biāo)準(zhǔn)，是1993年7月美國通過的基于CDMA的雙模式移動(dòng)通信系統(tǒng)標(biāo)準(zhǔn)，其信道位于800 MHz的AMPS系統(tǒng)的頻帶內(nèi)。它是數(shù)字移動(dòng)通信發(fā)展的里程碑，系統(tǒng)的碼分多址采用FD/CDMA技術(shù)，實(shí)現(xiàn)了數(shù)字和模擬通信的兼容，并且成為擴(kuò)頻系統(tǒng)商業(yè)化的光輝典范，開辟了擴(kuò)頻無線通信非軍事應(yīng)用的新紀(jì)元。在IS-95系統(tǒng)中，信道編碼是其關(guān)鍵技術(shù)之一，但傳統(tǒng)的實(shí)現(xiàn)技術(shù)都是采用分離元件，根據(jù)PLD的發(fā)展?fàn)顩r，我們采用Alter公司的FPGA 芯片來實(shí)現(xiàn)系統(tǒng)的所有的信道編碼，實(shí)現(xiàn)了設(shè)計(jì)的模塊化和獨(dú)立化。
二、IS-95 CDMA系統(tǒng)原理
CDMA是在擴(kuò)頻通信的基礎(chǔ)上發(fā)展起來的。所謂擴(kuò)頻通信，就是將要傳送的具有一定信號(hào)帶寬的信息數(shù)據(jù)，用一個(gè)帶寬遠(yuǎn)大于信號(hào)帶寬的高速偽隨機(jī)碼進(jìn)行調(diào)制，使原始數(shù)據(jù)信號(hào)的帶寬被擴(kuò)展，再經(jīng)載波調(diào)制并發(fā)送出去。接收端使用完全相同的偽隨機(jī)碼對接收到的信號(hào)作相關(guān)處理，把寬帶信號(hào)轉(zhuǎn)換成原始信息數(shù)據(jù)的窄帶信號(hào)(即解擴(kuò))，以實(shí)現(xiàn)信息通信。它通常采取的擴(kuò)頻方案有2種，一是直接序列(Direct Sequence)擴(kuò)頻技術(shù)，另一種是跳頻(Frequency Hopping)擴(kuò)頻技術(shù)。IS-95CDMA系統(tǒng)采用的是直接序列擴(kuò)頻方式（DS/CDMA）。
三、FPGA及其選用
FPGA(Field Programmable Gate Array )是近幾年出現(xiàn)的新型可編程邏輯器件，它不僅具有很高的速度和可靠性，而且具有用戶重復(fù)定義的邏輯功能，即具有可編程的特點(diǎn)。它的出現(xiàn)不僅使數(shù)字電路系統(tǒng)的設(shè)計(jì)非常靈活，而且大大縮短了系統(tǒng)研制周期，縮小了數(shù)字電路系統(tǒng)的體積和所用芯片的種類。因此，利用FPGA器件設(shè)計(jì)IS-95系統(tǒng)中的信道編碼不僅使電路設(shè)計(jì)大大簡化，而且具有相當(dāng)高的精度。Altera公司生產(chǎn)的FLEX 10K系列的FPGA，具有規(guī)模覆蓋范圍廣、布線資源豐富、時(shí)間可預(yù)測性好的優(yōu)點(diǎn)，在數(shù)字通信系統(tǒng)設(shè)計(jì)中得到了廣泛的應(yīng)用。由于在信道編碼中，沒有過多存儲(chǔ)器的要求，它只是需要很多的D觸發(fā)器和一些常用的門電路，而FLEX 10K芯片有一定的片內(nèi)EAB資源，另外實(shí)現(xiàn)信道編碼的時(shí)序控制邏輯不太復(fù)雜，大概需要2萬門左右的資源就夠了，再加上系統(tǒng)其它功能塊也不過幾萬門�？紤]到方案的性價(jià)比以及將來的功能的增加，本方案的FPGA選用FLEX 10K50芯片，實(shí)現(xiàn)了系統(tǒng)的單片設(shè)計(jì)，從而大大減小電路的復(fù)雜度和體積。
四、IS-95系統(tǒng)的信道編碼原理及其框圖
數(shù)字通信中經(jīng)常用信道編碼來提高數(shù)據(jù)傳輸?shù)目煽啃�，在IS-95系統(tǒng)中，進(jìn)入信道編碼的數(shù)據(jù)是由聲碼器產(chǎn)生的以20 ms為一幀的速率可變的數(shù)字語音信號(hào)，它的速度分為8 600 bps（全速率）、4000 bps（半速率）、2 000 bps（1/4速率）、800 bps（1/8速率），分別對應(yīng)每幀172、80、40、16 bit。根據(jù)數(shù)據(jù)速率的不同，分別對數(shù)據(jù)幀速率為8.6 kbit/s和4.0 kbit/s進(jìn)行CRC校驗(yàn)編碼，以便在接受時(shí)可以判斷有沒有接收到誤幀，一個(gè)8 bit的尾加在每幀的后面以保證后面進(jìn)行卷積編碼時(shí)，每幀的末尾復(fù)位為全零狀態(tài)。然后每幀進(jìn)行碼率為1/3的卷積編碼。最后根據(jù)語音速率的不同進(jìn)行符號(hào)重復(fù)，使每幀輸出的數(shù)目一樣即576個(gè)符號(hào)，達(dá)到28.8 kbps，以便后面進(jìn)行交織。整個(gè)過程如圖1所示。
五、信道編碼的FPGA實(shí)現(xiàn)
1. 實(shí)現(xiàn)原理模型圖
如圖2所示，開始的時(shí)候通過握手控制信號(hào)實(shí)現(xiàn)聲碼器與FPGA之間的數(shù)據(jù)的順利傳輸，系統(tǒng)接到數(shù)據(jù)后，進(jìn)入FIFO,為了實(shí)現(xiàn)實(shí)時(shí)處理，F(xiàn)IFO采用了雙時(shí)鐘即它的輸入輸出采用不同的時(shí)鐘,然后在幀控制信號(hào)的控制下完成對輸入的各種速率數(shù)據(jù)進(jìn)行按幀的信號(hào)處理。因?yàn)槁暣a器對聲音的處理是以20 ms為一幀,所以幀控制模塊主要包括一個(gè)20 ms的定時(shí)器以及其他的一些輸出控制信號(hào)，它是整個(gè)信道編碼的核心，整個(gè)編碼系統(tǒng)在它的控制下完成對聲碼器輸出的數(shù)據(jù)進(jìn)行各種處理。
2. 速率為8.6 kbit/s的CRC校驗(yàn)
本方案中速率為8.6 kbit/s的CRC校驗(yàn)如圖3所示，其中F（FQI）代表幀質(zhì)量指示器，T是編碼器拖尾比特。
速率為8.6 kbit/s的CRC校驗(yàn)實(shí)質(zhì)是(184,172)循環(huán)碼，它的生成多項(xiàng)式是
根據(jù)它的生成多項(xiàng)式在用FPGA實(shí)現(xiàn)時(shí)可以用2種方法來實(shí)現(xiàn)，一種就是以除法程序?yàn)楹诵膩硗瓿�，它需要編很�?fù)雜的程序；另一種就是用12級(jí)寄存器來實(shí)現(xiàn)，它可以采用圖形輸入的方式來實(shí)現(xiàn)，方法簡單，我們采用的就是這種方法。它的輸出控制電路以一個(gè)184進(jìn)制的計(jì)數(shù)器為核心來產(chǎn)生控制信號(hào)，其本身受系統(tǒng)的幀控制模塊的控制。其實(shí)現(xiàn)的圖形輸入圖如圖4（在0拍時(shí)，對移位寄存器狀態(tài)清零，前面10級(jí)寄存器省略）。
3. 速率為4.8 kbit/s 的CRC校驗(yàn)
速率為4.8 kbit/s CRC校驗(yàn)如圖5所示。
其生成多項(xiàng)式為
其它的同速率8.6 kbit/s。
4. 卷積編碼實(shí)現(xiàn)
卷積碼采用（3 .1.9）卷積碼，卷積碼的碼速為1/3，約束長度為9，卷積編碼和譯碼的初始狀態(tài)位為全0，以后每輸入一個(gè)數(shù)據(jù)符號(hào)則產(chǎn)生3個(gè)編碼符號(hào)，編碼的生成多項(xiàng)式為
其中x為時(shí)延算子,在每個(gè)20 ms幀結(jié)束時(shí)由編碼器尾比特將其初始化為全0狀態(tài)。在用FPGA實(shí)現(xiàn)時(shí)采用8級(jí)移位寄存器來實(shí)現(xiàn)，實(shí)現(xiàn)的關(guān)鍵是編碼輸出濾波和控制電路。圖6是沒有濾波的仿真圖。
由圖6可知， 編碼輸出的三路信號(hào)并不符合傳輸?shù)男枰�，進(jìn)行進(jìn)一步的處理才能得到理想的信號(hào)，在這里主要是濾波，然后進(jìn)行并串轉(zhuǎn)換，根據(jù)編碼原理依次輸出c1、c2、c3。
六、方案所達(dá)到的效果
該方案用一個(gè)FPGA芯片實(shí)現(xiàn)了IS-95系統(tǒng)的信道編碼，并且在設(shè)計(jì)中，盡可能采用圖形輸入，這樣既節(jié)省設(shè)計(jì)時(shí)間，避免了復(fù)雜的編程，縮小電路體積，速度又快，調(diào)試也大大簡化。通過軟件仿真和硬件實(shí)現(xiàn)，各種參數(shù)和關(guān)鍵點(diǎn)的波形都和理論比較接近，達(dá)到了預(yù)期的效果。
七、結(jié)束語
本文著重介紹了用FPGA實(shí)現(xiàn)數(shù)字通信中的信道編碼的一種比較通用的方案。其它種類的，只需更換觸發(fā)器的級(jí)數(shù)和按多項(xiàng)式構(gòu)成組合邏輯即可。在現(xiàn)代數(shù)字通信系統(tǒng)中，F(xiàn)PGA的應(yīng)用相當(dāng)廣泛。尤其是在對基帶信號(hào)的處理和整個(gè)系統(tǒng)的控制中，F(xiàn)PGA不但能大大縮減電路的體積，提高電路的穩(wěn)定性，而且先進(jìn)的開發(fā)工具使整個(gè)系統(tǒng)的設(shè)計(jì)調(diào)試周期大大縮短。
參考文獻(xiàn)
［1］許希斌，等.CDMA系統(tǒng)工程手冊［Ｍ］.北京:人民郵電出版社,2002.
［2］徐志軍，許光輝.CPLD/FPGA的開發(fā)與應(yīng)用［Ｍ］.北京:電子工業(yè)出版社,2002.
［3］侯伯亨，顧新.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)［Ｍ］.西安：西安電子科技大學(xué)出版社，2002.
［4］冷建華，李萍，王良紅.數(shù)字信號(hào)處理［Ｍ］.北京：國防工業(yè)出版社，2002.
摘自 電訊技術(shù)
