SoC測(cè)試結(jié)構(gòu)復(fù)用技術(shù)研究

張 弘，李玉山


西安電子科技大學(xué) 電路CAD研究所


陜西 西安 710071


　　摘要：在設(shè)計(jì)基于IP模塊的SoC同時(shí)，必須引入可測(cè)性設(shè)計(jì)以解決SoC的測(cè)試問(wèn)題。為了簡(jiǎn)化SoC中的可測(cè)性設(shè)計(jì)的工作，本文設(shè)計(jì)了一種新型測(cè)試結(jié)構(gòu)復(fù)用技術(shù)，通過(guò)分析SoC內(nèi)部的各種測(cè)試應(yīng)用情況，實(shí)現(xiàn)了一個(gè)兼容IEEE1149.1標(biāo)準(zhǔn)的通用測(cè)試訪問(wèn)邏輯IP。在運(yùn)動(dòng)視覺(jué)SoC中的應(yīng)用以及仿真結(jié)果驗(yàn)證了這種測(cè)試復(fù)用結(jié)構(gòu)的有效性，并有助于提高SoC的測(cè)試覆蓋率。
關(guān)鍵詞：可測(cè)性設(shè)計(jì)；系統(tǒng)芯片；知識(shí)產(chǎn)權(quán)；測(cè)試復(fù)用結(jié)構(gòu)


　　中圖分類號(hào)：TN43 ；TN407 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)：1003-353X(2004)02-0048-03


　　1 引言


　　目前，隨著系統(tǒng)芯片(SoC)設(shè)計(jì)的廣泛應(yīng)用 ,半導(dǎo)體行業(yè)的競(jìng)爭(zhēng)日益激烈,要設(shè)計(jì)出工藝先進(jìn)、功能強(qiáng)大并能快速投入市場(chǎng)的產(chǎn)品，IP復(fù)用已成為關(guān)鍵手段。在這種形勢(shì)下，對(duì)于IP以及SoC的測(cè)試，已經(jīng)無(wú)法采用以往的外部測(cè)試方法，而只能采用可測(cè)性設(shè)計(jì)的方法解決SoC的測(cè)試以及故障診斷問(wèn)題 [3]。


　　采用可測(cè)性的設(shè)計(jì)方法可以給測(cè)試工作帶來(lái)很多益處：如減少測(cè)試時(shí)間；簡(jiǎn)化測(cè)試過(guò)程；提高故障覆蓋率等�？蓽y(cè)性設(shè)計(jì)有很多種，如BIST、掃描設(shè)計(jì)等等。而IEEE1149.1邊界掃描測(cè)試結(jié)構(gòu)[2]


　　是在數(shù)字系統(tǒng)中已經(jīng)廣泛使用的一種可測(cè)性設(shè)計(jì)方法，已經(jīng)形成了設(shè)計(jì)規(guī)范，目前絕大多數(shù)的數(shù)字芯片都支持它。在考慮SoC可測(cè)性設(shè)計(jì)中，也有必要引入這一結(jié)構(gòu)。隨著SoC設(shè)計(jì)中使用IP復(fù)用越來(lái)越多，也給可測(cè)性設(shè)計(jì)帶來(lái)了啟示，即能否使可測(cè)性設(shè)計(jì)結(jié)構(gòu)在SoC中能像功能IP一樣復(fù)用。復(fù)用的測(cè)試結(jié)構(gòu)既有利于規(guī)范SoC的測(cè)試結(jié)構(gòu)設(shè)計(jì)，又能提高測(cè)試設(shè)計(jì)的效率，減少重復(fù)性的測(cè)試設(shè)計(jì)工作[4,5]。本文將介紹一種基于邊界掃描結(jié)構(gòu)的測(cè)試復(fù)用結(jié)構(gòu)，可以在不同的SoC中廣泛使用。


　　2 測(cè)試設(shè)計(jì)的內(nèi)容


　　SoC中采用的IP復(fù)用技術(shù)，不能保證已經(jīng)過(guò)設(shè)計(jì)驗(yàn)證的IP核在制造時(shí)不出現(xiàn)故障。因此必須要對(duì)其應(yīng)用可測(cè)性設(shè)計(jì)結(jié)構(gòu)以及通過(guò)測(cè)試結(jié)構(gòu)對(duì)IP施加測(cè)試向量。在SoC的IP之間存在大量的端口連接，因此IP之間的互聯(lián)測(cè)試也是需要解決的重要問(wèn)題。


　　IP的通用測(cè)試結(jié)構(gòu)可以適當(dāng)參考規(guī)范的測(cè)試結(jié)構(gòu)設(shè)計(jì)方法。如IEEE P1500的測(cè)試結(jié)構(gòu) 的應(yīng)用[1]，它對(duì)SoC內(nèi)部的IP測(cè)試結(jié)構(gòu)有詳盡的規(guī)定，包括IP 測(cè)試隔離、IP測(cè)試矢量的施加、內(nèi)部測(cè)試接口等內(nèi)容。


　　但目前而言，最常用的測(cè)試結(jié)構(gòu)仍是邊界掃描設(shè)計(jì)。所以在設(shè)計(jì)SoC測(cè)試結(jié)構(gòu)時(shí)，必須考慮邊界掃描設(shè)計(jì)。對(duì)于系統(tǒng)芯片的可測(cè)性設(shè)計(jì)，一般還包括RAM的自測(cè)試結(jié)構(gòu)、測(cè)試通路的構(gòu)成等。對(duì)于內(nèi)部的測(cè)試通路，需要測(cè)試控制器對(duì)內(nèi)部進(jìn)行控制。


　　SoC以及IP的可測(cè)性必須經(jīng)過(guò)測(cè)試集成。測(cè)試集成將在高層次的設(shè)計(jì)內(nèi)容，進(jìn)行系統(tǒng)的邏輯綜合與實(shí)現(xiàn)。若采用復(fù)用的測(cè)試結(jié)構(gòu)，其規(guī)范的設(shè)計(jì)對(duì)自動(dòng)測(cè)試集成會(huì)有很好的支持。


　　3 測(cè)試結(jié)構(gòu)復(fù)用設(shè)計(jì)


　　3.1 插入的掃描單元


　　為IP設(shè)計(jì)的邊界掃描測(cè)試單元可以采用IEEE1149.1的邊界掃描定義的測(cè)試單元結(jié)構(gòu)。邊界掃描單元設(shè)計(jì)規(guī)整，有利于測(cè)試集成。本文采用了一種靈活的掃描單元插入方法，使其可以對(duì)IP測(cè)試進(jìn)行隔離，或者由于時(shí)延參數(shù)等因素的限制，只進(jìn)行支持在線測(cè)試的數(shù)據(jù)采集。掃描單元的應(yīng)用如圖1所示。





　　掃描單元與SoC內(nèi)部的測(cè)試總線有相應(yīng)的接口，可以通過(guò)測(cè)試控制邏輯實(shí)現(xiàn)對(duì)部分或全部測(cè)試結(jié)構(gòu)的控制和訪問(wèn)。測(cè)試結(jié)構(gòu)支持IP的所有輸入、輸出和雙向的端口。掃描單元的測(cè)試控制端能夠保證在非測(cè)試狀態(tài)下信號(hào)從SI到SO的信號(hào)傳輸，而且經(jīng)過(guò)最少的邏輯傳遞其信號(hào)。而在時(shí)延要求非常嚴(yán)格的傳輸路徑則不必插入掃描單元，而只需將輸出端多扇出一路信號(hào)作為測(cè)試結(jié)構(gòu)的輸入，或者在IP的3態(tài)輸出時(shí)利用掃描單元給IP的輸入置位。測(cè)試數(shù)據(jù)通過(guò)TDI、TDO使測(cè)試結(jié)構(gòu)與測(cè)試總線相連，測(cè)試矢量的施加與測(cè)試響應(yīng)的處理則在測(cè)試總線控制器的控制下完成。


　　掃描單元可以設(shè)計(jì)成為庫(kù)單元，供設(shè)計(jì)者調(diào)用�；蛘�，通過(guò)對(duì)SoC內(nèi)部IP端口以及連接關(guān)系的分析，用軟件自動(dòng)插入必要的掃描單元。


　　3.2 測(cè)試訪問(wèn)邏輯


　　測(cè)試總線控制邏輯的設(shè)計(jì)必須是兼容IEEE1149.1 測(cè)試訪問(wèn)機(jī)制的內(nèi)部測(cè)試總線控制器，它負(fù)責(zé)產(chǎn)生測(cè)試所需的控制信號(hào)，并負(fù)責(zé)組織測(cè)試數(shù)據(jù)在測(cè)試總線上有序地傳輸。測(cè)試總線控制器與外部也有相應(yīng)的接口，符合JTAG協(xié)議的要求。為了保證它可以滿足SoC中基本的測(cè)試控制功能，首先考察一下SoC內(nèi)部應(yīng)用的可測(cè)性設(shè)計(jì)結(jié)構(gòu)有哪些。一般在 SoC中的可測(cè)性結(jié)構(gòu)可用如圖2所示的結(jié)構(gòu)表示。





　　從圖中可以看出，在SoC中，有自帶可測(cè)性結(jié)構(gòu)的如IP1和IP2，包括有P1500結(jié)構(gòu)、JTAG結(jié)構(gòu)或BIST結(jié)構(gòu)。IP3和UDL(user defined logic)不包括可測(cè)性結(jié)構(gòu)，對(duì)于這些模塊，可以通過(guò)如上一小節(jié)所述的插入掃描單元方法改善其可測(cè)性。
在這種復(fù)雜的環(huán)境下設(shè)計(jì)測(cè)試訪問(wèn)邏輯，如果只考慮控制插入的掃描單元，對(duì)無(wú)可測(cè)性設(shè)計(jì)的模塊實(shí)施邊界掃描測(cè)試，則這個(gè)測(cè)試訪問(wèn)結(jié)構(gòu)的適用范圍將受到限制。在某些SoC中可以應(yīng)用，而在其它SoC中無(wú)法滿足測(cè)試的需要。


　　針對(duì)上述的測(cè)試結(jié)構(gòu)分析，按照IP的測(cè)試設(shè)計(jì)方法實(shí)現(xiàn)的測(cè)試訪問(wèn)邏輯，它的功能應(yīng)包括提供外部測(cè)試主控器對(duì)SoC內(nèi)部所有測(cè)試結(jié)構(gòu)訪問(wèn)的接口與控制。為了使其適應(yīng)各種應(yīng)用環(huán)境，以及為了使其能夠設(shè)計(jì)成為可復(fù)用的測(cè)試IP設(shè)計(jì)，設(shè)計(jì)出的測(cè)試訪問(wèn)邏輯IP的內(nèi)部結(jié)構(gòu)如圖3所示。





　　標(biāo)準(zhǔn)的邊界掃描測(cè)試訪問(wèn)邏輯包括有限狀態(tài)機(jī)，它與指令寄存器之中的指令一道產(chǎn)生測(cè)試時(shí)序及內(nèi)部控制信號(hào)。BYPASS寄存器提供旁路測(cè)試單元的功能。而ID寄存器則提供一個(gè)與其他測(cè)試訪問(wèn)邏輯相區(qū)別的識(shí)別碼。
在標(biāo)準(zhǔn)結(jié)構(gòu)的基礎(chǔ)上，可復(fù)用的測(cè)試訪問(wèn)測(cè)試邏輯IP提供了更多的測(cè)試通路。增加的用戶定義測(cè)試控制器將根據(jù)測(cè)試的需要選擇適當(dāng)?shù)臏y(cè)試通路。對(duì)于邊界掃描測(cè)試，插入掃描單元的IP與自帶JTAG的IP測(cè)試選擇串聯(lián)的結(jié)構(gòu)，其測(cè)試過(guò)程與通常的邊界掃描測(cè)試一樣。而對(duì)于帶有BIST的模塊，通過(guò)內(nèi)部的BIST控制器提供測(cè)試運(yùn)行的觸發(fā)信號(hào)，在BIST測(cè)試結(jié)束之后，將測(cè)試結(jié)果通過(guò)接口送到外部。


　　由于測(cè)試訪問(wèn)邏輯充分考慮到了各種IP的應(yīng)用情況,所以在其它的SoC中應(yīng)用測(cè)試訪問(wèn)邏輯時(shí)，可以直接以IP復(fù)用的形式加入，無(wú)需再次開(kāi)發(fā)。


　　3.3 測(cè)試矢量的復(fù)用


　　由于IP的設(shè)計(jì)一般都是在SoC之前完成的，所以，所有可復(fù)用的IP在設(shè)計(jì)階段經(jīng)過(guò)了驗(yàn)證。IP在設(shè)計(jì)階段可由測(cè)試生成軟件自動(dòng)生成測(cè)試矢量，也可由設(shè)計(jì)者提供。
對(duì)各IP的測(cè)試，在上述的掃描測(cè)試結(jié)構(gòu)基礎(chǔ)上，可以采用IP設(shè)計(jì)驗(yàn)證階段產(chǎn)生的測(cè)試矢量在SoC測(cè)試中直接應(yīng)用，這大大減少了測(cè)試生成的開(kāi)銷。


　　3.4 測(cè)試結(jié)構(gòu)綜合


　　在設(shè)計(jì)上述的測(cè)試復(fù)用結(jié)構(gòu)時(shí)，整個(gè)測(cè)試結(jié)構(gòu)的綜合流程如圖4所示。





　　對(duì)于測(cè)試結(jié)構(gòu)的綜合，首先從原始設(shè)計(jì)和設(shè)計(jì)規(guī)則開(kāi)始，在這里可以得到系統(tǒng)的結(jié)構(gòu)信息以及關(guān)于各個(gè)IP的應(yīng)用組成情況，并且了解一些諸如端口使用、測(cè)試限制等內(nèi)容。之后，才能開(kāi)始對(duì)測(cè)試訪問(wèn)邏輯、測(cè)試復(fù)用單元、測(cè)試控制器等部件進(jìn)行選擇與應(yīng)用。選定測(cè)試結(jié)構(gòu)之后，需要從全局的角度安排測(cè)試總線和測(cè)試單元，并在此基礎(chǔ)上結(jié)合其它的可測(cè)性設(shè)計(jì)結(jié)構(gòu)，從而形成完整的測(cè)試結(jié)構(gòu)。最后這些測(cè)試結(jié)構(gòu)通過(guò)測(cè)試綜合，以及布局布線就結(jié)合到了整個(gè)SoC的設(shè)計(jì)當(dāng)中，實(shí)現(xiàn)最終的設(shè)計(jì)結(jié)果。在設(shè)計(jì)結(jié)構(gòu)上的基礎(chǔ)上，提取出的測(cè)試信息和原先IP的測(cè)試矢量一起，合成SoC的測(cè)試矢量，之后就可以通過(guò)測(cè)試控制器完成測(cè)試。


　　4 應(yīng)用


　　所設(shè)計(jì)運(yùn)動(dòng)視覺(jué)SoC應(yīng)用了具有先進(jìn)的并行處理體系結(jié)構(gòu)，包括并行處理SIMD（single instruction multi data，單指令多數(shù)據(jù)）體系結(jié)構(gòu)技術(shù)、流水線技術(shù)以及運(yùn)動(dòng)估計(jì)協(xié)處理技術(shù)等。其中運(yùn)動(dòng)協(xié)處理器包括有多種功能不同的運(yùn)動(dòng)處理IP，如運(yùn)動(dòng)物體識(shí)別IP、運(yùn)動(dòng)參數(shù)計(jì)算IP、運(yùn)動(dòng)估計(jì)、動(dòng)態(tài)跟蹤控制IP等。


　　對(duì)于這樣的一個(gè)復(fù)雜SoC，我們采用了前面提到的測(cè)試復(fù)用結(jié)構(gòu)。通過(guò)在EDA軟件環(huán)境下的仿真實(shí)驗(yàn)，對(duì)應(yīng)于SoC中常見(jiàn)的固定型S-A-1和S-A-0單故障，達(dá)到了較高的測(cè)試覆蓋率，其中IP的測(cè)試覆蓋率平均達(dá)到95%以上，總的測(cè)試覆蓋率在85 ％以上。而設(shè)計(jì)的測(cè)試結(jié)構(gòu)所占總SoC的比例以等效門計(jì)算約為5.6%，結(jié)果令人滿意。通過(guò)這樣的設(shè)計(jì)，達(dá)到了測(cè)試要求，較好地解決了SoC中的實(shí)際測(cè)試問(wèn)題。


　　5 結(jié)束語(yǔ)


　　由于IP復(fù)用的應(yīng)用在不斷的增加，加之DFT設(shè)計(jì)的普遍應(yīng)用，有理由相信，SoC內(nèi)部的測(cè)試結(jié)構(gòu)甚至專用測(cè)試IP的復(fù)用，也一定會(huì)不斷增加，以至于形成電子設(shè)計(jì)行業(yè)的測(cè)試復(fù)用設(shè)計(jì)標(biāo)準(zhǔn)。本文中使用的測(cè)試復(fù)用方法如果在此基礎(chǔ)上得到一些補(bǔ)充和提高，如擴(kuò)充自定義測(cè)試功能、支持層次化的BS測(cè)試總線等，則可應(yīng)用到更為廣泛的范圍之中，當(dāng)然也一定會(huì)使SoC的測(cè)試設(shè)計(jì)強(qiáng)度更加降低，設(shè)計(jì)效率更加提高。


　　
摘自《半導(dǎo)體技術(shù)》