通信網(wǎng)banner.jpg)
相關(guān)專題：
隨著先進(jìn)的集成電路(integrated circuit 簡(jiǎn)稱IC)設(shè)計(jì)思路和高密度工藝技術(shù)的實(shí)現(xiàn)，半導(dǎo)體制造廠商能夠創(chuàng)建出系統(tǒng)級(jí)芯片(system-on-chip 簡(jiǎn)稱SOC)器件，在該器件內(nèi)不同種類的數(shù)字和模擬電路核心被集成在非常微小的尺寸上面，發(fā)揮著各自的功能。然而，不管從先進(jìn)的設(shè)計(jì)和功能實(shí)現(xiàn)上所獲取的收益如何，制造廠商在將這些復(fù)雜的器件轉(zhuǎn)化為大批量快速生產(chǎn)和實(shí)現(xiàn)良好性能價(jià)格比的時(shí)候，所面臨的挑戰(zhàn)也是非常大的。當(dāng)采用傳統(tǒng)的測(cè)試技術(shù)思路對(duì)現(xiàn)如今的SOC器件進(jìn)行測(cè)試時(shí)，面臨著能否降低大量的測(cè)試時(shí)間和降低測(cè)試成本的難題。為此，有關(guān)制造廠商開始了廣泛的研究工作，這些研究工作包括如何實(shí)現(xiàn)非常有效的測(cè)試程序開發(fā)、加速對(duì)最重要硅進(jìn)行核實(shí)，以及在快速變更測(cè)試要求的前提下，能夠?qū)崿F(xiàn)具有良好性能價(jià)格比的生產(chǎn)。通過有效的杠桿效率設(shè)計(jì)(leveraging design)和測(cè)試源的設(shè)計(jì)，通過這些新的研究工作可以提供一種非常有效的針對(duì)SOC器件，從設(shè)計(jì)到生產(chǎn)的測(cè)試解決方案，該方案能夠降低大規(guī)模測(cè)試所需要的時(shí)間和測(cè)試時(shí)的成本費(fèi)用，以此來滿足市場(chǎng)對(duì)復(fù)雜的SOC器件不斷增長(zhǎng)的需求。
嚴(yán)峻的挑戰(zhàn)
對(duì)于SOC制造廠商來說，客戶會(huì)不斷地提出需要增加器件的功能和提高器件的性能的要求，與此同時(shí)還希望不斷地降低價(jià)格，所有這些都是企業(yè)為了應(yīng)對(duì)在這個(gè)充滿高度競(jìng)爭(zhēng)的市場(chǎng)中所源源不斷增加的壓力。通過在一個(gè)單一芯片設(shè)計(jì)中集成入采用具有復(fù)雜模擬功能的尖端數(shù)字核心技術(shù)，SOC制造廠商能夠滿足客戶不斷增強(qiáng)的對(duì)擴(kuò)展功能和高性能的要求，從而實(shí)現(xiàn)在音響、影視、多媒體、無線電、電信和數(shù)據(jù)通訊的應(yīng)用方面處于市場(chǎng)領(lǐng)先的地位。然而在制造生產(chǎn)這些復(fù)雜器件的時(shí)候，SOC制造廠商發(fā)現(xiàn)面臨著迅速增加的設(shè)計(jì)和測(cè)試方面的復(fù)雜情況。
與此同時(shí)，測(cè)試工程師們也面對(duì)著一個(gè)相當(dāng)令人頭痛的挑戰(zhàn)，不僅有為了能夠滿足數(shù)百萬只晶體管測(cè)試，所產(chǎn)生的高數(shù)量級(jí)純粹的測(cè)試工作量，而且也有來自于為了滿足包含有由許多知識(shí)產(chǎn)權(quán)(intellectual property簡(jiǎn)稱IP)核心的器件的復(fù)雜的測(cè)試要求。然而，測(cè)試工程師又必須確保測(cè)試所用的程序達(dá)到最優(yōu)化，能夠降低需要的測(cè)試時(shí)間，以及能夠盡可能少的使用測(cè)試資源，使得測(cè)試工作可以在生產(chǎn)工廠使用最便宜的測(cè)試儀器來進(jìn)行操作。另外，工程師們需要更多的可以進(jìn)行混合信號(hào)測(cè)試的測(cè)試源，它們能夠?qū)Ω对S多新的高性能界面，諸如火線(Firewire)、千兆位以太網(wǎng)(Gigabit Ethernet)和高端圖解，以及其它一些新技術(shù)。因?yàn)橛嘘P(guān)測(cè)試儀器方面的研制開發(fā)顯得相對(duì)落后，結(jié)果制造廠商會(huì)常常面對(duì)測(cè)試時(shí)間不斷增加、測(cè)試費(fèi)用全面提升以及大規(guī)模生產(chǎn)所需的時(shí)間更長(zhǎng)的境遇。
在SOC測(cè)試領(lǐng)域，現(xiàn)在許多的危機(jī)來自于使用為早期IC器件所創(chuàng)立的研究開發(fā)辦法，它們對(duì)測(cè)試的要求顯得非常簡(jiǎn)單。許多最近的設(shè)計(jì)開發(fā)，諸如：可測(cè)試設(shè)計(jì)(design-for-test 簡(jiǎn)稱DFT)通過嵌入掃描或者建立自我測(cè)試(built-in self-test簡(jiǎn)稱 BIST)的結(jié)構(gòu)，提供了改善可測(cè)性的潛能，但是這些方法仍然不能解決有關(guān)電流方面所涉及到的普遍問題。在傳統(tǒng)的開發(fā)流程中，設(shè)計(jì)工程師在著手開展工作的時(shí)候，涉及到進(jìn)行測(cè)試、可能的設(shè)計(jì)和測(cè)試方面的權(quán)衡，或者說有關(guān)現(xiàn)有測(cè)試源的限制問題的信息只有很少一部分。因此有關(guān)的問題可能一直存在而未曾被發(fā)現(xiàn)，直到當(dāng)測(cè)試工程師最終開始對(duì)非常重要的硅進(jìn)行測(cè)試時(shí)才被發(fā)現(xiàn)。
然而，由于現(xiàn)今的SOC器件的復(fù)雜程度不斷的增加，導(dǎo)致制造廠商采用非常高效的SOC設(shè)計(jì)到生產(chǎn)的測(cè)試流程。通過在設(shè)計(jì)的早期階段引入測(cè)試的內(nèi)容，使得在重要的硅器件安置以前就處于一個(gè)良好的狀況，這項(xiàng)新的研究工作有助于工程師們獲得關(guān)鍵的一手資料，在轉(zhuǎn)換入大批量生產(chǎn)制造以前，確保器件的性能狀態(tài)良好。通過在工程測(cè)試方面的開發(fā)研究工作和在生產(chǎn)測(cè)試方面的開發(fā)研究工作的共同向前發(fā)展，每一個(gè)相關(guān)的團(tuán)隊(duì)可以全神貫注于它的關(guān)鍵目標(biāo)：設(shè)計(jì)工程師可以很好地著眼于如何加速實(shí)現(xiàn)優(yōu)化的設(shè)計(jì)，與此同時(shí)測(cè)試工程師可以著眼于如何實(shí)現(xiàn)最有效的測(cè)試程序。當(dāng)設(shè)計(jì)工作致力于大批量生產(chǎn)的時(shí)候，制造廠商可能致力于靈活的大規(guī)模配置SOC測(cè)試平臺(tái)，以求在一個(gè)相同的平臺(tái)上面對(duì)不同的產(chǎn)品組合進(jìn)行操作，以及使用性能價(jià)格比良好的生產(chǎn)現(xiàn)場(chǎng)產(chǎn)品質(zhì)量提升方式，以著手開發(fā)新的產(chǎn)品類型。隨著這種設(shè)計(jì)到生產(chǎn)的測(cè)試流程的建立，SOC制造廠商能夠在加速大批量復(fù)雜元器件交付的同時(shí)，無論測(cè)試要求如何不斷的增加，都能有效的降低整體的測(cè)試費(fèi)用。
早期的測(cè)試技術(shù)開發(fā)
新的流程著眼于采用能夠建立在設(shè)計(jì)工程結(jié)果之上的測(cè)試開發(fā)工具。幾年來，工程師們依靠專用的室內(nèi)工具，通過測(cè)試儀器來轉(zhuǎn)換模擬矢量形成可以使用的形式。SOC器件使這種變換過程顯得非常復(fù)雜化，因?yàn)橐獫M足對(duì)目標(biāo)測(cè)試平臺(tái)的優(yōu)化�，F(xiàn)如今，愈來愈先進(jìn)的測(cè)試工具能夠與來自于先進(jìn)EDA產(chǎn)品供應(yīng)商所提供的流程相匹配，獲悉設(shè)計(jì)的結(jié)果和獲得模擬數(shù)據(jù)，以及轉(zhuǎn)換為滿足專用測(cè)試設(shè)備的形態(tài)和時(shí)間的選擇。使用先進(jìn)的環(huán)化作用演算法則(cyclization algorithms)能夠與涉及不同復(fù)雜核心的數(shù)據(jù)相兼容，產(chǎn)生出一種簡(jiǎn)單的測(cè)試形態(tài)和計(jì)時(shí)文件(timing file)。
就新型的SOC器件設(shè)計(jì)到生產(chǎn)的測(cè)試流程來說，最為有效的重要特性之一是在開發(fā)研究周期的早期階段，能夠?qū)崿F(xiàn)各種各樣的測(cè)試程序功能。在過去，測(cè)試工程師需要等待最重要的硅，以及測(cè)試設(shè)備能夠?qū)嵤┑恼{(diào)試程序--這一過程可能要延誤數(shù)周時(shí)間才能實(shí)施大批量產(chǎn)品的生產(chǎn)。然而，隨著如今的先進(jìn)測(cè)試開發(fā)環(huán)境的建立，測(cè)試工程師們可以采用數(shù)字化虛擬測(cè)試儀(digital virtual tester 簡(jiǎn)稱DVT)，它可以在不采用測(cè)試設(shè)備和在沒有得到硅器件以前實(shí)施測(cè)試調(diào)試。利用DVT，工程師們使用數(shù)字化驗(yàn)證環(huán)境來運(yùn)行實(shí)際的測(cè)試程序，來與測(cè)試器件(device-under-test 簡(jiǎn)稱DUT)、測(cè)試儀和載荷電路板的仿真模塊相對(duì)比。因?yàn)檫@項(xiàng)研究使用了現(xiàn)行的設(shè)計(jì)數(shù)據(jù)和普通的設(shè)計(jì)驗(yàn)證工具，DVT方法有助于測(cè)試工程師確認(rèn)是否完全去除了測(cè)試程序中所存在的錯(cuò)誤，為最后的磁帶輸出作好了準(zhǔn)備。借助于現(xiàn)如今的EDA性能，虛擬的測(cè)試方法能夠非常成熟地滿足數(shù)字化電路的需要，新興的EDA和測(cè)試公司之間的聯(lián)盟承諾，可以進(jìn)一步擴(kuò)展采用先進(jìn)技術(shù)的設(shè)計(jì)，測(cè)試工程也能夠采用模擬設(shè)計(jì)。
有關(guān)工程方面的相互確認(rèn)
對(duì)于人手不足的公司和綜合器件制造廠商(integrated device manufacturers簡(jiǎn)稱IDMs)來說，設(shè)計(jì)的復(fù)雜性和先進(jìn)的工藝技術(shù)相結(jié)合導(dǎo)致需要改善對(duì)硅的確認(rèn)能力，采用ATE進(jìn)行成批產(chǎn)品的測(cè)試是有區(qū)別的。隨著技術(shù)移向更進(jìn)一步的亞微米工藝(deep submicron process 簡(jiǎn)稱DSM)方向發(fā)展，現(xiàn)在可以實(shí)現(xiàn)0.13 m以及更細(xì)小，先進(jìn)的器件展現(xiàn)出了很強(qiáng)的連接能力，它們會(huì)影響到如何預(yù)先對(duì)硅器件進(jìn)行確認(rèn)。事實(shí)上，錯(cuò)綜復(fù)雜的變化常常只會(huì)在加速操作時(shí)出現(xiàn)，這樣就會(huì)在對(duì)硅進(jìn)行有關(guān)DSM測(cè)試時(shí)，限制了絕大多數(shù)生產(chǎn)所用的ATE儀器的有效性。對(duì)于許多制造廠商來說，復(fù)雜的SOC器件使得常規(guī)的用于硅確認(rèn)的研究方法愈來愈難以起到作用，對(duì)于生產(chǎn)來說會(huì)產(chǎn)生一系列的瓶頸。
為了能夠?qū)こ虒?shí)施的需求進(jìn)行特別的優(yōu)化，工程中用于確認(rèn)的測(cè)試設(shè)備已經(jīng)有了進(jìn)一步的發(fā)展，可以針對(duì)生產(chǎn)過程中的測(cè)試儀器提供不同的特殊能力，經(jīng)過優(yōu)化它們能夠滿足大批量生產(chǎn)的要求。對(duì)于需要生產(chǎn)測(cè)試儀器盡可能快速的提供放行和不能放行的指令的場(chǎng)合，為了能夠提供有關(guān)引發(fā)原因的分析，工程設(shè)備必須能夠提供廣泛的細(xì)節(jié)方面的信息。事實(shí)上，現(xiàn)如今處于領(lǐng)先地位的工程確認(rèn)設(shè)備具有能夠進(jìn)行全面深入捕獲的存儲(chǔ)能力，可以保留下所有引腳的全部數(shù)據(jù)，可以讓工程師們非常容易地對(duì)器件的功能進(jìn)行分析--這種功能遠(yuǎn)遠(yuǎn)地超出了傳統(tǒng)生產(chǎn)所用的ATE儀器的功能范圍。
生產(chǎn)上所用的ATE設(shè)備適合于分批操作，主要依賴于非常完善的測(cè)試程序，實(shí)現(xiàn)使用最小的資源來確保測(cè)試所用的時(shí)間處于最少的狀態(tài)。相比較之下，工程上所用的確認(rèn)設(shè)備需要適應(yīng)于相互作用之間的分析，提供圖解的用戶界面，以實(shí)現(xiàn)測(cè)試設(shè)置和具體的測(cè)量。這種能夠?qū)Νh(huán)境進(jìn)行快速反應(yīng)的形式，讓工程師們能夠非常有效的實(shí)現(xiàn)對(duì)"如果怎樣會(huì)發(fā)生什么"的相互作用的分析，這些分析對(duì)于能夠消除硅的錯(cuò)誤和優(yōu)化設(shè)計(jì)是非常重要的。在實(shí)施生產(chǎn)期間，相同的工作能力將有助于快速執(zhí)行失效分析。今天復(fù)雜的SOC器件需要非常高精尖的診斷設(shè)備，例如：微微秒電路成像分析儀(picosecond imagingcircuit analysis 簡(jiǎn)稱PICA)、激光電壓探測(cè)儀(laser voltage probe簡(jiǎn)稱 LVP)和電子束(e-beam)設(shè)備等。先進(jìn)的工程用設(shè)備能夠提供直接與這些類型的設(shè)備相連接的接口，所以工程師們能夠通過工程系統(tǒng)儀器進(jìn)一步提升這些儀器的功能，利用外接的探測(cè)設(shè)備對(duì)有關(guān)的結(jié)果進(jìn)行監(jiān)測(cè)。
生產(chǎn)測(cè)試
成功的SOC生產(chǎn)取決于制造生產(chǎn)廠商能否以最低的測(cè)試成本費(fèi)用，來實(shí)現(xiàn)對(duì)復(fù)雜部件大批量交付的能力。然而，隨著制造廠商們?cè)谒a(chǎn)的SOC器件中，溶入復(fù)雜的快速數(shù)字化電路和非常復(fù)雜的模擬功能，結(jié)合不斷增加的功能、快速的數(shù)據(jù)速率和較高帶寬的限定，對(duì)功能強(qiáng)大的ATE儀器的需求也不斷的增加。先前在芯片上所實(shí)現(xiàn)的功能像火線、千兆位以太網(wǎng)，以及圖形加速站(accelerated graphics port 簡(jiǎn)稱AGP)需要能夠處理數(shù)字?jǐn)?shù)據(jù)達(dá)到速率800 Mbps 的測(cè)試儀器，新興的器件不久將達(dá)到這些速率的兩倍。在過去，制造廠商能夠采用在新的設(shè)備上增加投資的方法來實(shí)現(xiàn)對(duì)新一代測(cè)試的要求。然而，現(xiàn)如今測(cè)試要求的目標(biāo)快速轉(zhuǎn)移，制造廠商正在努力尋找能夠很容易接受和擴(kuò)展?jié)M足新要求的平臺(tái)。
為了能夠滿足混合的單個(gè)SOC器件的需要，配置ATE設(shè)備可以實(shí)現(xiàn)不斷增加的，提供大規(guī)模生產(chǎn)測(cè)試所需的性能和靈活性的要求。在這些設(shè)備的核心部位，模塊化的結(jié)構(gòu)可以給制造廠商帶來高性能，一般的測(cè)試平臺(tái)能夠適合測(cè)試要求的變化。一般來說，與IC器件一樣，對(duì)SOC器件來說其引腳數(shù)量不斷地增加，于是需要在ATE儀器中含有大型的具有1024個(gè)引腳針測(cè)試頭。今天高速運(yùn)行和大量的引腳數(shù)量的相互結(jié)合會(huì)形成對(duì)電源有非常高的要求，同時(shí)也陪伴著熱載荷的增加，所以要求采用液體冷卻技術(shù)的子系統(tǒng)來維持所規(guī)定的操作狀態(tài)。然而，通過先進(jìn)的熱設(shè)計(jì)、采用高速度、低功耗的CMOS電子器件，就可以利用空氣冷卻的方法，這樣可以大幅度地降低ATE的復(fù)雜程度、重量和維護(hù)需求--從而導(dǎo)致獲得較低的成本費(fèi)用和投資。
隨著在設(shè)備設(shè)計(jì)和手段方面的不斷進(jìn)步，可以大幅度地減少ATE的成本費(fèi)用，有效的測(cè)試開發(fā)環(huán)境，在提升大批量生產(chǎn)能力的過程中扮演著一個(gè)非常重要的角色。測(cè)試程序的開發(fā)環(huán)境一般能夠提供各種各樣的開發(fā)，它可以采用C, C++和其它的一些語言來建立特定的測(cè)試程序，使用應(yīng)用程序設(shè)計(jì)的接口(application programming interfaces簡(jiǎn)稱APIS)與測(cè)試儀器設(shè)備連接。處于技術(shù)前沿的ATE開發(fā)環(huán)境通過使用圖像用戶界面和采用基于程序設(shè)計(jì)模板的方法學(xué)，可以進(jìn)一步地提高生產(chǎn)制造過程中的效率，讓工程師們共享和重復(fù)利用常規(guī)的測(cè)試過程。在這里，工程師們?cè)诂F(xiàn)有的測(cè)試程序的模板基礎(chǔ)上，使用拖--放界面，來調(diào)整己有的常規(guī)測(cè)試方式，以滿足特定的應(yīng)用要求。在開發(fā)過程中，除了借助于像起環(huán)化作用的軟件(cyclization software)和前面所描述的模擬測(cè)試所具有的能力以外，這種基于模板的設(shè)計(jì)方法將可以縮短數(shù)周的測(cè)試開發(fā)時(shí)間--這對(duì)于一個(gè)機(jī)會(huì)的出現(xiàn)和消失只在數(shù)月內(nèi)的SOC產(chǎn)品市場(chǎng)來說，顯得特別的重要。
對(duì)于新的機(jī)會(huì)能夠予以快速響應(yīng)的能力，對(duì)于一個(gè)處于上升期的行業(yè)來說將是一件需要給予特別關(guān)注的事情。然而，在此過程中，最大限度地利用現(xiàn)有資產(chǎn)，對(duì)于制造廠商來說依然是一件非常關(guān)鍵的事情。除了高生產(chǎn)率的開發(fā)環(huán)境將有助于實(shí)現(xiàn)最大限度的生產(chǎn)能力以外，設(shè)備的兼容性能對(duì)于在生產(chǎn)車間的生產(chǎn)測(cè)試來說，將成為愈來愈強(qiáng)烈的設(shè)備富有生命力的特征。測(cè)試設(shè)備、測(cè)試程序和與所有測(cè)試儀器中相關(guān)的夾具的可移動(dòng)能力，讓制造廠商通過將測(cè)試儀器移動(dòng)到性能價(jià)格比最好的平臺(tái)的方法，及時(shí)地響應(yīng)生產(chǎn)變化的要求，而可以不管它是一臺(tái)代表現(xiàn)在先進(jìn)水平的設(shè)備，還是一臺(tái)過時(shí)的測(cè)試設(shè)備。
結(jié)束語
面對(duì)著商務(wù)需求的變化和對(duì)技術(shù)不斷提出的要求，處于行業(yè)領(lǐng)先水平的SOC制造廠商將愈來愈依賴于能夠采用非常靈活的SOC設(shè)計(jì)到生產(chǎn)的測(cè)試策略，這些測(cè)試策略將聚焦于不斷增加的測(cè)試問題--從早期復(fù)雜的硅器件是否良好一直到生產(chǎn)車間現(xiàn)場(chǎng)。為了能夠滿足自身的生產(chǎn)需要，制造廠商將配置SOC測(cè)試平臺(tái)，以提供滿足現(xiàn)在新的要求和回應(yīng)新需求的靈活性和適應(yīng)性能力。通過先進(jìn)的測(cè)試設(shè)備和為滿足技術(shù)測(cè)試和生產(chǎn)測(cè)試，需要新的軟件開發(fā)流程的相互結(jié)合，制造廠商預(yù)計(jì)能夠進(jìn)一步降低測(cè)試的成本費(fèi)用和大規(guī)模測(cè)試所需要的時(shí)間，甚至于進(jìn)一步加強(qiáng)對(duì)先進(jìn)的SOC器件的測(cè)試要求。
摘自 世界電子元器件
