banner.jpg)
相關(guān)專題：
日益普及的串行數(shù)據(jù)傳輸有兩個主要特點：1.廣泛采用差分信號進(jìn)行數(shù)據(jù)傳輸；2.沒有專門的時鐘傳輸線路，時鐘嵌入在數(shù)據(jù)里。因此，在系統(tǒng)接收端內(nèi)部需要時鐘恢復(fù)電路。接收端時鐘恢復(fù)方法最常用的是鎖相環(huán)(PLL)和相位內(nèi)插(PI)兩種方法。相對而言，PLL方法應(yīng)用更為廣泛。圖2是一種典型的基于PLL的時鐘恢復(fù)電路框圖。
CDR與PLL簡介
PLL的作用簡單的來說是產(chǎn)生一個內(nèi)部信號，去鎖住輸入信號的相位。討論兩個信號相位的前提是該兩個信號的頻率一致，這樣才有意義，因此鎖相環(huán)也是鎖頻回路。假定一固定頻率信號：
輸入PLL，PLL的輸出信號為：
由上述結(jié)論得到：
但相位是否相等呢？答案是否定的。實際上，兩個信號的相位差是一個定值，其值和起始頻率差有關(guān)。所以有了第二個重要概念：“鎖相不是指相位相同，而是相位差為定值”。PLL的組成如圖3所示。
鑒相器(PD)將輸入信號與VCO(壓控振蕩器)輸出信號進(jìn)行對比。環(huán)路濾波器對差異進(jìn)行過濾波，然后用來調(diào)整VCO。由于LPF是低通濾波器，只能將相位差的低頻部分傳輸?shù)絍CO。因此，PLL僅跟蹤低頻變化。也就是說，由串行數(shù)據(jù)的CDR電路恢復(fù)得到的Recover Clock只包含低頻抖動，這個低頻抖動在數(shù)據(jù)中同時存在，因此這些低頻抖動成分對于接收端SerDes電路在以Recover Clock作為參考邊沿判決數(shù)據(jù)0或1時不會產(chǎn)生影響(前提條件是低頻抖動分量不得超過系統(tǒng)的抖動容限)。而數(shù)據(jù)中還包含傳輸系統(tǒng)中的高頻抖動分量，由于CDR電路中的低通濾波器的緣故，這部分恢復(fù)出的Clock是不包含的。因此接收端SerDes電路在以Recover Clock作為參考邊沿判決數(shù)據(jù)0或1時可能會由于這些高頻的抖動分量導(dǎo)致采樣點偏移而出現(xiàn)誤碼。因此只有在PLL截止頻率或帶寬以下的低頻抖動是接收端可以跟隨的抖動。相對而言，經(jīng)過PLL傳遞出的抖動都為高頻抖動，是不能被系統(tǒng)跟隨的，會導(dǎo)致接收端采樣點的偏移產(chǎn)生誤碼。如下圖所示，藍(lán)色線為PLL的幅頻特性曲線，其下面包含的區(qū)域即為系統(tǒng)可以跟隨的抖動。對應(yīng)的橙色曲線表示傳遞出去的抖動的幅頻趨勢。
圖1：典型計算機系統(tǒng)總線架構(gòu)示意圖。
圖2：串行數(shù)據(jù)時鐘恢復(fù)電路框圖。
圖4：跟隨抖動和PLL傳遞出去的抖動。
如果對圖5的PLL建立數(shù)學(xué)模型和分析，每個功能塊均可以用傳遞函數(shù)表示。
圖5：PLL數(shù)學(xué)模型示意圖。
通常使用兩種閉環(huán)路傳遞函數(shù)。一種是相位傳遞函數(shù)，定義如下：
另一種是誤差傳遞函數(shù)，定義如下：
相位傳遞函數(shù)為低通，而誤差傳遞函數(shù)為高通。兩者關(guān)系如下：
該公式用于計算復(fù)值。因為復(fù)值有幅度和相位，因此該公式并不代表兩個傳遞函數(shù)的復(fù)值之和為1。
當(dāng)前應(yīng)用比較普遍的串行數(shù)據(jù)中CDR采用一階PLL較多，比如GBE，SATA 1.5Gb/s，PCI-ExpressI 2.5Gb/s，以及XAUI 3.125Gb/s。隨著技術(shù)的發(fā)展，在DisplayPort及PCI-Express II 5.0Gb/s等一些新標(biāo)準(zhǔn)中二階PLL也開始得到了應(yīng)用。
在當(dāng)前的大多數(shù)主流串行數(shù)據(jù)標(biāo)準(zhǔn)中，其CDR一般采用指定帶寬的“Golden PLL”或采用單極點、高通、20dB/dc滾降、截止頻率或帶寬等于數(shù)據(jù)速率/1667這樣一些特征的PLL進(jìn)行時鐘恢復(fù)。表1是常見串行數(shù)據(jù)CDR中采用的PLL帶寬及標(biāo)準(zhǔn)。
表1：常見串行數(shù)據(jù)PLL帶寬標(biāo)準(zhǔn)。
如何設(shè)置PLL帶寬
DPOJET軟件是泰克最近推出的專門運行在DPO7000及DPO/DSA70000上的眼圖和抖動分析軟件，該軟件將TDS RT-EYE和TDSJIT3集成在一起，不僅保留了原來所有的核心算法，而且極大提高了測試速度和易操作性。該軟件除了完全保留原來TDSJIT3和RT-EYE所有功能以外，還增加了信號Period/Freq和Amplitude等相關(guān)項目的直接測試功能。軟件界面如圖6所示。
圖6：DPOJET界面示意圖。
通常來說，較多的采集樣本可以得到更加準(zhǔn)確的串行數(shù)據(jù)測試結(jié)果：較多的樣本數(shù)可以使測量結(jié)果更為精確，尤其是低頻分量(如擴頻時鐘，低頻抖動等)和高頻分量同時存在的測試，更加需要高采樣率、長捕獲時間的采樣數(shù)據(jù)為基礎(chǔ)。以DSA71254/716004/72004這幾款典型的高性能的示波器為例，可以提供全部四條通道上每通道200M記錄長度，并且可以在任何采樣率最高達(dá)50GS/S下工作，完全符合最新的如PCI-Express2.0 5Gb/s測試規(guī)范里的至少一次捕獲1M UI進(jìn)行眼圖分析的要求。
串行數(shù)據(jù)分析中的另一個重要問題是：應(yīng)該使用什么時鐘作為眼圖、抖動分析等的參考信號？由于測試串行數(shù)據(jù)的目的是得到“以接收端的眼光看到的該信號的質(zhì)量”，所以以接收端的時鐘恢復(fù)方法獲得參考時鐘是串行信號分析是否準(zhǔn)確的一個關(guān)鍵點。DPOJET使用軟件算法進(jìn)行時鐘恢復(fù)，可以靈活方便地設(shè)置各種參數(shù)，并且支持包括一階鎖相環(huán)和二階鎖相環(huán)在內(nèi)的多種時鐘恢復(fù)方式。因此可以支持當(dāng)前業(yè)界廣泛應(yīng)用的各種串行數(shù)據(jù)，同時支持對各種串行數(shù)據(jù)CDR設(shè)置符合標(biāo)準(zhǔn)的帶寬或者任意帶寬。內(nèi)含符合標(biāo)準(zhǔn)的分析模塊包括PCI-Express，F(xiàn)B-DIMM，InfiniBand，SATA/SAS，GBE，XAUI，F(xiàn)iber Channel等。對于未來的串行數(shù)據(jù)標(biāo)準(zhǔn)也可以通過設(shè)置用戶自定義軟件時鐘恢復(fù)進(jìn)行眼圖分析。
DPOJET軟件里還集成了泰克實時示波器抖動分析軟件TDSJIT3的核心抖動分析算法。值得一提的是，泰克DPOJET軟件內(nèi)含的的抖動算法提供了抖動頻譜圖，可以對各個抖動根源作清晰的區(qū)分和量化分析，幫助設(shè)計者和調(diào)試者快速找到問題的根源，如圖7所示。
圖7：時間間隔誤差頻譜圖。
如果進(jìn)行眼圖或者抖動分析，選擇Configure可以對串行數(shù)據(jù)進(jìn)行配置，包括被測信號源(Source)，參考電平(Ref Levels)，時鐘恢復(fù)(Clock Recovery)，抖動(Jitter)等各參數(shù)進(jìn)行配置。本文主要針對時鐘恢復(fù)(Clock Recovery)作重點介紹。圖8是時鐘恢復(fù)的配置界面。
.jpg)
圖8：串行數(shù)據(jù)PLL帶寬標(biāo)準(zhǔn)配置示意圖。
在Clock Recovery Method下拉菜單下可以選擇標(biāo)準(zhǔn)PLL帶寬，然后在右下邊對應(yīng)標(biāo)準(zhǔn)下即“Standard：b/s”選擇對應(yīng)的標(biāo)準(zhǔn)。也可以選擇用戶自定義帶寬，點擊PLL-Custom BW輸入框，然后可以輸入任意的PLL帶寬，從而實現(xiàn)任意PLL帶寬的時鐘恢復(fù)功能。另外也可以選擇PLL Model為Type I或Type II，即選擇一階或者二階鎖相環(huán)。
圖9：DPOJET自定義PLL帶寬示意圖。
不同PLL帶寬對眼圖測試結(jié)果的影響
下面以一個GBE實測結(jié)果為例，介紹設(shè)置不同PLL帶寬產(chǎn)生的眼圖測試差異。
首先將PLL帶寬按照標(biāo)準(zhǔn)設(shè)為635kHz，得到的眼圖如圖10�？梢钥吹窖蹐D已經(jīng)完全模糊，顯示抖動很大。
圖10：PLL BW=635kHz，標(biāo)準(zhǔn)帶寬設(shè)置得到的眼圖。
如果將PLL設(shè)為1500kHz，得到的眼圖如圖11，可以看到PLL帶寬提高到1500kHz后，傳遞出去的抖動減小，得到的眼圖相對清晰許多，水平方向眼睛已經(jīng)能基本張開。
圖11：PLL BW=1500kHz時的眼圖。
如果將PLL帶寬設(shè)為5000kHz得到眼圖如圖12所示。由于PLL帶寬進(jìn)一步增大，傳遞出去的抖動減小，因此可以看到在PLL帶寬為5000kHz時眼圖已經(jīng)完全張開。
圖12：PLL BW=5000kHz得到的眼圖。
在得到不同PLL帶寬下眼圖結(jié)果差異后，利用抖動分析功能對數(shù)據(jù)的TIE Jitter(時間間隔誤差抖動)進(jìn)行分析，得到TIE抖動頻譜如圖11所示�？梢钥匆姅�(shù)據(jù)的TIE抖動基本在5MHz以下，其中在719kHz頻點上有一峰值高達(dá)57ps的抖動，在1383kHz頻點上有一峰值達(dá)14ps的抖動。當(dāng)PLL帶寬設(shè)為635kHz時，CDR恢復(fù)出的時鐘是不包含這兩個抖動分量的，因此完全傳遞出去，眼圖水平方向呈現(xiàn)關(guān)閉狀態(tài)。而將PLL帶寬設(shè)為1500kHz時，此719kHz抖動和1383kHz抖動被跟隨，眼圖張開效果明顯變好。在PLL帶寬設(shè)為5000kHz后，CDR恢復(fù)出的時鐘包含的抖動分量將大大增加，系統(tǒng)傳遞出去的抖動大大減少，眼圖也呈現(xiàn)明顯的張開。
圖13：TIE抖動頻譜圖。
以上分別介紹了設(shè)置PLL帶寬為符合標(biāo)準(zhǔn)的635kHz以及用戶自定義的1500kHz和5000kHz三種情況下得到的眼圖。哪一種才是與實際系統(tǒng)的情況相吻合呢？答案顯然是符合標(biāo)準(zhǔn)的635kHz帶寬。因為在實際的系統(tǒng)中，接收端亦即芯片內(nèi)部硬件時鐘恢復(fù)電路的帶寬是標(biāo)準(zhǔn)的635kHz帶寬。所以真實系統(tǒng)在運行時是不能跟隨上面的抖動頻譜圖中719kHz和1383kHz的抖動分量的，否則會出現(xiàn)比較嚴(yán)重的誤碼。
