banner.jpg)
1.0 引言
許多工業(yè)、測試和測量、通信應用都要求高精度的時鐘信號以便同步控制信號和捕捉數(shù)據(jù)等。在標準以太網(wǎng)中應用的IEEE 1588精密時間協(xié)議（PTP）為傳播主時鐘時序給系統(tǒng)中的許多結點提供了一種方法。當前的實現(xiàn)方法單純依靠軟件，或軟件和FPGA或ASIC的混合。盡管用這些實現(xiàn)方法的結點能基于主時鐘來產(chǎn)生時鐘輸出信號，但這樣的信號精度不足以滿足系統(tǒng)對極低的時鐘抖動的要求。此外，系統(tǒng)上的時鐘相位對準也有嚴格要求。DP83640精密PHYTER®提供了這兩個問題的解決方案。本應用注釋適用于產(chǎn)品DP83640。
2.0 背景
DP83640包括一個高度可配置的時鐘輸出信號，其與內(nèi)置的IEEE 1588時鐘諧振。注意到諧振意味著頻率相同而相位則不必相同。這個時鐘的標稱頻率是250 MHz的整除結果，例如250 MHz/N，其中N為從2到255的整數(shù)。因此標稱頻率取980.4 kHz到125 MHz之間的離散值。
DP83640采用軟件輔助的速率糾正來限制本地時鐘和主參考時鐘之間的頻率失調(diào)。最終輸出頻率結合的速率糾正參數(shù)（例如ppm失調(diào)）與內(nèi)置IEEE 1588時鐘時序上的相同。因為速率糾正的單位是亞毫微秒（1亞毫微秒＝2-32納秒），對時鐘輸出頻率進行精細調(diào)諧（達十億分之一的數(shù)量級）。
除了固定速率糾正以外，對速率糾正編程使其工作在某特定值，持續(xù)時間短達1/2秒（一個“臨時速率”）。在臨時速率持續(xù)時間結束后，速率糾正返回至固定速率糾正值。通過在短時時間隔內(nèi)糾正額外的頻率失調(diào)，時鐘輸出信號不會在頻率或者相位上表現(xiàn)出離散階躍。DP83640也提供了一種使時鐘輸出信號相位對準主時鐘相位的方法。與采用8 ns離散精度產(chǎn)生的器件觸發(fā)輸出不同，時鐘輸出由可調(diào)諧的模擬源，即頻率控制振蕩器（FCO）或相位產(chǎn)生模塊（PGM）來產(chǎn)生。默認情況為，在上電時激活時鐘輸出，工作頻率為25MHz，但是1588邏輯，包括1588時鐘，必須在工作前作初始化。因此時鐘輸出和1588主時鐘之間的初始相位關系是未知的。然而，明智地使用DP83640的特性可使時鐘輸出相位對準1588時鐘的相位。
兩種1588時鐘源各有優(yōu)點。FCO方法提供了更好的抖動性能，但糾正范圍較小，而且為了在鏈接丟失事件發(fā)生時保留時鐘相位，在使用上有所限制。PGM方法沒有上述限制并能提供較大的糾正范圍，但其長時間抖動性能不如FCO方法那么好。
3.0 理論
3.1 速率糾正
IEEE 1588時鐘輸出速率糾正功能利用了與內(nèi)置1588時鐘相同的邏輯。DP83640包括26位速率糾正參數(shù)，以每個參考時鐘周期內(nèi)的亞毫微秒數(shù)為單位。在軟件控制下，當本地參考時鐘比主時鐘運行較慢時，速率糾正為正值，當本地參考時鐘比主時鐘運行更快時，速率糾正表現(xiàn)為負值。以每8納秒時鐘周期1亞毫微秒的速率糾正間隔，時鐘輸出是可調(diào)的，增量為2-32亞毫微秒 / 8納秒 = 十億分之0.029（ppb）。
采用P T P 速率控制寄存器（ P T P _ R AT E H 和PTP_RATEL）和PTP臨時速率控制寄存器（PTP_TRDH和PTP_TRDL）來控制PTP速率。
固定速率糾正可以如下方式編程：
1. 將速率方向（0x8000表示更高，0x0000表示更低）和該值的上10位寫入PTP_RATEH寄存器中。
2. 將該值的低16位寫入PTP_RATEL寄存器。在速率寫到PTP_RATEL時即生效。
舉例：設定固定速率糾正至相對于主時鐘的-100 ppm1. 因為標稱參考時鐘周期為8 ns，100 ppm為0.0008 ns，即0.0008 * 232 亞毫微秒，大約等于3435974亞毫微秒（0x346DC6）。
2. 將0x8034寫入PTP_RATEH。
3. 將0x6DC6寫入PTP_RATEL。
除了也必須設定PTP_RATEH的第14位（0x4000）以
外，一個臨時的速率糾正以編程固定速率糾正類似的方法得以編成。因為臨時速率在寫入PTP_RATEL寄存器時立即生效，所以在設定臨時速率前必須對PTP臨時速率延時寄存器進行編程。在臨時速率持續(xù)時間結束后，將速率糾正數(shù)值切換回到固定速率糾正數(shù)值。臨時速率延時必須按以下方式配置：
1. 臨時速率持續(xù)時間為一個26位的數(shù)，單位是時鐘周期。在默認的8 ns參考時鐘周期時，最大持續(xù)時間約為537 ms。
2. 將臨時速率持續(xù)時間的上10位寫入PTP_TRDH。
3. 將臨時速率持續(xù)時間的低16位寫入PTP_TRDL。在寫該寄存器時臨時速率持續(xù)時間立即生效，并且會保持恒定，直到通過寫寄存器操作進行修改。通常不需要改變臨時速率的持續(xù)時間。
舉例：在10 ms內(nèi)設定臨時速率糾正持續(xù)時間為+3 ns：
1. 若要在默認參考時鐘周期下實現(xiàn)1 ms的臨時速率持續(xù)時間，我們需要10 ms / 8 ns = 1250000個時鐘周期(0x1312D0)。若要在1250000個時鐘周期實現(xiàn)+3ns的糾正，需要3 ns / 1250000 = 0.0000024 ns =10308亞毫微秒/時鐘周期（0x2844）。
2. 將0x0013寫入PTP_TRDH。
3. 將0x12D0寫入PTP_TRDL。
4. 將0xC000寫入PTP_RATEH。
5. 將0x2844寫入PTP_RATEL。
3.1.1 最大速率糾正
由于通常不需要較大的速率糾正（如大于100 ppm），為1588時鐘輸出而對源信號的選擇決定了最大速率糾正。
當使用FCO時，最大有效速率糾正為0x1555555，即+/- 651ppm。當使用PGM時，最大有效速率糾正為0x3FFFFFF，也即 +/- 1953 ppm。
3.2 相位對準
時鐘輸出相位的對準要求執(zhí)行下列步驟：
1. 確保已使能時鐘輸出引腳。
2. 在使能PTP同步協(xié)議之前，使能時鐘輸出和PTP時鐘。
3. 使能單個事件的事件監(jiān)控器以捕捉時鐘輸出引腳的上升沿。
4. 通過對準的期望時間確定時鐘輸出失調(diào)：時鐘輸出周期，即事件時間標記模時鐘輸出周期。
5. 執(zhí)行一個步長調(diào)整以對準時鐘輸出。
6. 在同步期間，所有的步長調(diào)節(jié)都應以時鐘輸出周期為單位。
舉例：一個10 MHz時鐘輸出的相位對準：
1. 確保時鐘輸出引腳是使能的。在上電之前將GPIO1引腳拉到高電平，或清除PHYCR2寄存器（頁面0，寄存器0x1C）的CLK_OUT_DISABLE位（第2位）來實現(xiàn)該操作。
2. 在10 MHz處使能時鐘輸出： 將0 x 8 0 1 9 寫入PTP_COC寄存器中。注意到0x19的十進制為25，用25去除250MHz時鐘。使能PTP時鐘：將0x0004寫入PTP_CTL寄存器。
3. 取CLK_OUT相位錯誤的100個樣值
— 使能事件監(jiān)控并得到事件的時間標記：
— 將0x1CE1寫入PTP_EVNT寄存器。
— 將0x5CE1寫入PTP_EVNT寄存器中。
第一個寫操作為CLK_OUT/GPIO12（時鐘輸出引腳）與事件7（盡管可使用任何事件）設置一個單獨的事件捕捉。第二個寫操作執(zhí)行相同的操作，并使能了捕捉。
— 讀取PTP_ESTS寄存器檢查0位是否被設置。如果沒有，請等待并重復這一步。
— 一旦TP_ESTS的0位被設定，通過對PTP_ESTS值的7:6位加1，從而確定事件時間標記長度（1到4個16位字）。
— 確保事件數(shù)目為7，既PTP_ESTS的4:2位的值等于7。
— 確保事件為上升沿。通過PTP_ESTS第5位的數(shù)值等于1來指示。
— 讀取PTP_EDATA寄存器。事件時間標記返回如下：
i. 事件納秒位15:0
ii. 事件納秒位29:16
iii. 事件秒位15:0
iv. 事件秒位31:16
— 從時間標記中減去三倍的參考時鐘周期和11 ns；對于通常為8 ns的參考時鐘周期，這個值為35 ns。由此對引腳輸入延時和邊沿檢測進行了糾正。
— 計算相位誤差為（100–（事件時間標記模100））。
若結果與時鐘周期相等（在此為100 ns），則相位誤差為0。若相位誤差在時鐘周期的10 ns之內(nèi)（在此為91-99 ns），則設置”高值”標志。這等同與負相位誤差在-9到-1 ns內(nèi)的情況。
4. 平均相位誤差。如果有小的正和負相位誤差的樣值，比如已設了高值（HighValue），并且相位誤差的樣值小于10 ns，則必須將時鐘周期加到樣值上，以便正確地做樣值平均：
— If（HighValue & error[sample]<10）error[sample] +=clkout_period
5. 若平均相位誤差大于時鐘周期，則減去時鐘周期以得到最終的平均相位誤差。
