低頻數(shù)字相位(頻率)測量的CPLD實(shí)現(xiàn)

在電子測量技術(shù)中，測頻測相是最基本的測量之一。相位測量儀是電子領(lǐng)域的常用儀器，當(dāng)前測頻測相主要是運(yùn)用等精度測頻、PLL鎖相環(huán)測相的方法。研究發(fā)現(xiàn)，等精度測頻法具有在整個(gè)測頻范圍內(nèi)保持恒定的高精度的特點(diǎn)，但是該原理不能用于測量相位。PLL鎖相環(huán)測相可以實(shí)現(xiàn)等精度測相，但電路調(diào)試較復(fù)雜。因此，選擇直接測相法作為低頻測相儀的測試方法[1、2、3、4]。

設(shè)計(jì)的低頻測相儀，滿足以下的技術(shù)指標(biāo)：a .頻率20-20KHz；b .輸入阻抗≥100KΩ；c.相位測量絕對誤差≤1度； d.具有頻率測量和數(shù)字顯示功能；e.顯示相位讀數(shù)為0度--359度。

1系統(tǒng)工作原理

圖1 測頻測相系統(tǒng)原理框圖

系統(tǒng)工作原理如圖1所示，系統(tǒng)運(yùn)行時(shí)，首先由單片機(jī)通過clr控制線送清零信號(hào)，啟動(dòng)CPLD的計(jì)數(shù)模塊，在設(shè)計(jì)的CPLD內(nèi)部控制模塊作用下，記錄AB兩相的相差間隔時(shí)間內(nèi)的標(biāo)頻個(gè)數(shù)（測相計(jì)數(shù)器），同時(shí)也記錄下A相一個(gè)周期內(nèi)的標(biāo)頻個(gè)數(shù)（測頻計(jì)數(shù)器），此后測頻和測相計(jì)數(shù)器處于保持狀態(tài)，同時(shí)送出right信號(hào)表明完成測頻測相的計(jì)數(shù)，單片機(jī)可以讀數(shù)據(jù)。
    
單片機(jī)和CPLD的數(shù)據(jù)采用獨(dú)立接口方式，這樣設(shè)計(jì)比較靈活，可以不受單片機(jī)總線時(shí)序的影響。由ADD[0..2]進(jìn)行控制，分別讀取測頻測相計(jì)數(shù)器中的19位數(shù)據(jù)，并存于單片機(jī)中，進(jìn)行后續(xù)的計(jì)算。單片機(jī)完成數(shù)據(jù)的運(yùn)算后，將所得數(shù)據(jù)轉(zhuǎn)化為10進(jìn)制，送到顯示板進(jìn)行顯示。顯示板共有8個(gè)數(shù)碼管，其中，前5位用于顯示頻率（最大為20000Hz）,后三位顯示相位（最大為359度）。
   
在CPLD設(shè)計(jì)中，根據(jù)計(jì)算，選取測頻、測相計(jì)數(shù)器長度均為19位，在標(biāo)頻信號(hào)為10MHz時(shí)，相位測量精度小于1度。若只用89C51，其自帶的計(jì)數(shù)器只有16位，且不易同時(shí)實(shí)現(xiàn)測頻測相的功能。故選用CPLD實(shí)現(xiàn)其測頻測相的計(jì)數(shù)功能，并設(shè)計(jì)了獨(dú)立的數(shù)據(jù)接口，以便與單片機(jī)交換數(shù)據(jù)[5、6]。

2 CPLD測頻測相模塊工作原理

圖2  CPLD測頻測相內(nèi)部原理框圖

如圖2所示，利用VHDL語言設(shè)計(jì)了完成測頻測相計(jì)數(shù)功能的數(shù)字芯片。整個(gè)芯片由測頻計(jì)數(shù)器、測相計(jì)數(shù)器、控制部分、數(shù)據(jù)選擇器和測試用分頻器5個(gè)部分組成。

控制部分主要是利用狀態(tài)機(jī)原理，設(shè)計(jì)了檢測一個(gè)測頻周期的控制電路。在clr信號(hào)為高時(shí)，啟動(dòng)測頻測相計(jì)數(shù)器，此時(shí)，狀態(tài)機(jī)處于計(jì)數(shù)工作狀態(tài)；當(dāng)A相第一個(gè)上升沿到來時(shí)，測頻測相計(jì)數(shù)器同時(shí)啟動(dòng)，開始計(jì)數(shù)；當(dāng)B相第一個(gè)上升沿到來時(shí)，控制部分控制測相計(jì)數(shù)器停止計(jì)數(shù)；當(dāng)A相第二個(gè)上升沿到來時(shí)，控制部分控制測頻計(jì)數(shù)器停止計(jì)數(shù)，同時(shí)送出計(jì)數(shù)完成信號(hào)right；此后測頻測相計(jì)數(shù)器處于保持狀態(tài)。