利用TDR （時(shí)域反射計(jì)）測(cè)量傳輸延時(shí)

摘要：隨著時(shí)鐘速率的提高，利用高速示波器有源探頭測(cè)量延時(shí)的傳統(tǒng)方法很難獲得準(zhǔn)確結(jié)果。這些探頭成為高速信號(hào)通路的一部分，并造成被測(cè)信號(hào)的失真，引入誤差。探頭還必須直接置于器件引腳，以消除PCB (印刷電路板)引線長度產(chǎn)生的延時(shí)誤差，滿足探頭位置的這一要求是困難而復(fù)雜的過程。本文介紹了如何利用TDR (時(shí)域反射計(jì))測(cè)量降低探頭誤差的方法，有助于提高傳輸延時(shí)測(cè)量精度。

分析方法

本文基于以下三個(gè)前提：

1.利用TDR (時(shí)域反射計(jì))減小探頭誤差。TDR通常用來測(cè)量信號(hào)通路長度與阻抗變化的關(guān)系。TDR也是測(cè)量傳輸延2.時(shí)的重要工具。

2.避免直接探測(cè)。由于加載的原因，有源探頭會(huì)使測(cè)量變得復(fù)雜，并引入誤差。

3.利用一個(gè)實(shí)例演示這一方法。本文將以MAX9979為例，該芯片為高速引腳電子電路，適合于ATE系統(tǒng)。芯片內(nèi)部集成了雙路高速驅(qū)動(dòng)器、有源負(fù)載以及工作在1Gbps以上的窗比較器。

此處介紹的方法適用于任何高速器件。

TDR原理

TDR測(cè)試方法中，沿信號(hào)通路傳輸高速信號(hào)邊沿，并觀察其反射信號(hào)。反射能夠說明信號(hào)通路的阻抗以及阻抗變化時(shí)信號(hào)延時(shí)的變化，TDR測(cè)試的簡(jiǎn)單示意圖如圖1所示:

圖1. TDR原理，TDR測(cè)量基于反射系數(shù)ρ，其中ρ = (VREFLECTED/VINCIDENT)。最終，ZO = ρ × (1 + ρ)/(1 - ρ)。從圖1可以得到兩個(gè)重要概念：

1.TDLY是我們將要測(cè)量的PCB (印刷電路板)引線延時(shí)。

2.ZO是被測(cè)PCB引線的阻抗。

儀器和*估板

為了測(cè)量納秒級(jí)的延時(shí)，需要非�？斓拿}沖發(fā)生器、高速示波器以及高速探頭。我們也可以利用具有TDR測(cè)量功能的Tektronix? 8000 (圖2)系列示波器(TDS8000、CSA8000或CSA8200)，配合80E04 TDR采樣模塊使用。本文采用MAX9979EVKIT (*估板)、HEWLETT Packard 8082A脈沖發(fā)生器和TDS8000/80E04進(jìn)行演示。圖3所示為MAX9979EVKIT部分電路�？梢赃x擇使用任何具有TDR功能的高速示波器和任何高速差分脈沖發(fā)生器，同樣能夠獲得相似結(jié)果。

圖2. Tektronix TDS8000系列具有采樣模式的示波器

圖3. MAX9979EVKIT (部分)

分析中將進(jìn)行以下測(cè)量：

1.從PCB的SMA邊緣連接器DATA1/NDATA1至MAX9979 IC輸入引腳DATA1/NDATA1的延時(shí)。從MAX9979的DUT1 (被測(cè)器件)輸出通過SMA連接器J18的延時(shí)。

2.連接DUT1輸出至CSA8000的測(cè)試電纜延時(shí)。

3.從DATA1/NDATA1輸入至DUT1輸出，通過電纜到達(dá)CSA8000的總延時(shí)。

4.最后，計(jì)算MAX9979的實(shí)際延時(shí)。

DATA1/NDATA1輸入建模

由于人們對(duì)TDR響應(yīng)比較困惑，我們首先利用SPICE仿真器構(gòu)建輸入延時(shí)的模型。然后我們將仿真結(jié)果與實(shí)際測(cè)量進(jìn)行比較，參見圖4。

圖4. 等效輸入原理圖和最終仿真模型

圖4注釋：

1.PCB引線設(shè)定為6in長，阻抗為65Ω。實(shí)際上，這是DATA1/NDATA1 PCB引線的真實(shí)阻抗。理想情況下為50Ω，但我們從TDR測(cè)量結(jié)果將會(huì)看到該值為63Ω。

2.NDATA1輸出端接至地。由于DATA1和NDATA1對(duì)稱，而且距離MAX9979引腳的長度相同，所以僅測(cè)量DATA1的PCB引線。

3.對(duì)信號(hào)發(fā)生器的12in電纜進(jìn)行建模，但實(shí)際傳輸延時(shí)測(cè)量證明并不需要這一建模。