基于DDS技術(shù)的電磁閥檢測平臺的設(shè)計[圖]

摘要：為了測試電磁閩在各種工作狀態(tài)下（即在不同的輸入脈沖供電的情況下）的性能，研制了一種模擬電磁閥工作狀態(tài)的PWM脈沖電源。該電源依靠CPLD構(gòu)成數(shù)字PWM發(fā)生器，由單片機控制，具有短路保護(hù)和浪涌保護(hù)功能。系統(tǒng)軟件部分以模塊化的方式實現(xiàn)，能夠連續(xù)地輸出不同的PWM脈沖。該電源目前已成功應(yīng)用到電磁閥的生產(chǎn)企業(yè)，為企業(yè)創(chuàng)造了顯著的經(jīng)濟效益，為我國電磁閥的出口做出了貢獻(xiàn)。

汽車電磁閥在汽車工業(yè)生產(chǎn)中需求量極大，模擬電磁閥工作環(huán)境，從而檢測出其質(zhì)量的優(yōu)劣值得關(guān)注研究。筆者設(shè)計的電磁閥檢測平臺是基于DDS技術(shù)與單片機相結(jié)合，同時運用CPID技術(shù)，模擬出電磁閥在工作期間的相關(guān)參數(shù)環(huán)境，從而判斷電磁閥的好壞。

本設(shè)計采用直接數(shù)字合成（DDS）技術(shù)，采用專用集成芯片AD9834作為三角波產(chǎn)生模塊，利用51單片機和CPLD來控制完成整個系統(tǒng)的設(shè)計。該系統(tǒng)輸出的三角波低頻特性好并且可以模擬斜坡信號，能產(chǎn)生可調(diào)占空比的方波信號，可調(diào)范圍達(dá)1%~99%.

1 系統(tǒng)設(shè)計方案

本文設(shè)計的數(shù)字信號源的系統(tǒng)框架如圖1所示。

本系統(tǒng)產(chǎn)生輸出頻率為0~25 kHz,最小精度為1 Hz的信號，占空比在0~100%范圍內(nèi)可調(diào)，變化周期為10 s的整數(shù)倍。系統(tǒng)輸出電壓VOUT范圍0~40 V,最小精度0.01 V,輸出電流最大可達(dá)10 A,方波低電壓可詞范圍0~10 V,并且波形較好，可以連續(xù)變化，誤差不超過1%.

單片機完成鍵盤掃描和按鍵處理，通過SPI總線對AD9831進(jìn)行控制處理，通過AD7541進(jìn)行采樣處理。系統(tǒng)中的CPLD完成對單片機的擴展和測頻功能。單片機發(fā)出的指令通過CPLD控制DDS以完成信號的產(chǎn)生。

2 模塊電路設(shè)計

2.1 控制系統(tǒng)

單片機控制整個系統(tǒng)工作，采用12 MHz晶振，P1.0、P1.1、P1.2、P1.3、P1.4、P1.5接一塊3x3矩陣鍵盤，P0口為擴展接口，連接一塊8255芯片擴展端口，并且同時連接LCD的DB0、DB1、DB2、DB3、DB4、DB5、DB6、DB7數(shù)據(jù)控制端口。P2.3、P2.4、P2.5分別接AD98 34的FSYNC、SCLK、SDATA端口。單片機各種數(shù)據(jù)和命令通過CPLD送出。

單片機向CPLD寫數(shù)據(jù)時，讀信號都一直置低電平，寫信號口在上升沿時，CPLD開始讀地址，寫信號口在下降沿時，CPLD開始讀數(shù)據(jù)；單片機從CPLD讀數(shù)據(jù)時，將讀信號口一直置低電平，讀信號口在上升沿時，單片機開始讀地址，寫信號口在下降沿時，單片機開始讀數(shù)據(jù)。時序圖如圖2所示。

2.2 DDS信號產(chǎn)生單元

DDS原理：直接數(shù)字頻率合成器（Direct DigitalSynthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)，一個直接數(shù)字頻率合成器由相位累加器、加法器、波形存儲ROM、D/A轉(zhuǎn)換器和低通濾波器（LPF）構(gòu)成。DDS框架圖如圖3所示。

其中K為頻率控制字，P為相位控制字，W為波形控制字，fc為參考時鐘頻率，N為相位累加器的字長，D為ROM數(shù)據(jù)位及D/A轉(zhuǎn)換器的字長。相位累加器在時鐘fc的控制下以步長K作累加，輸出的N位二進(jìn)制碼與相位控制字P波形控制字W相加后作為波形ROM的地址，對波形ROM進(jìn)行尋址，波形ROM輸出D位的幅度碼S（n）經(jīng)D/A轉(zhuǎn)換器變成階梯波S（t），再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決于波形ROM中存放大幅度碼，因此用DDS可以產(chǎn)生任意波形。使用50 MHz的晶振理論上DDS可以產(chǎn)生15 MHz左右的失真度小于1%的正弦信號，信噪比可以達(dá)到60 dB,信號的輸出頻率可以表示為：

f0=（fc/2n）×M

fc為DDS時鐘頻率；N為相位累加器位數(shù)；M為相位累加器步長；f0為輸出頻率。

DDS與單片機的連接方式以及自身外圍電路如圖4,圖5所示。

　　DDS9834驅(qū)動程序模塊如下：

2.3 模塊控制單元（CPLD）

復(fù)雜可編程邏輯器件CPLD（Complex Programmable Logic Device），是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍，是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本系統(tǒng)中，采用Altera公司的EPM3128來連接單片機和DDS,單片機發(fā)出的指令通過CPLD來控制DDS芯片，同時檢測頻率為0~25kHz的信號，檢測誤差小于0.1%。

2.4 信號調(diào)理單元

使用DDS9834所提供的互補輸出信號IOUTB、IOUT,從IOUTB輸出的信號是微弱的三角波電流信號，圖6中端口3接AD9834的IOUTB,將輸出三角波信號放大，圖7的端口2接圖6的端口6,圖7的端口3接AD7541輸出的平穩(wěn)電壓，經(jīng)過比較，得出平穩(wěn)的方波。

3 系統(tǒng)軟件設(shè)計方案

單片機采用C語言編程，在執(zhí)行指令之前首先要完成各種初始化工作。其中包括時鐘初始化、端口設(shè)置、看門狗設(shè)置、開機初始化，尤其注意對DDS9834的初始化驅(qū)動程序的設(shè)置，然后等待中斷，進(jìn)入鍵盤掃描和各種按鍵的處理程序，整體流程如圖8所示。

4 結(jié)束語

直接數(shù)字頻率合成（DDS）是DDS信號發(fā)生器的核心部分。本檢測平臺以單片機為核心，采用DDS技術(shù)實現(xiàn)了一種新型的低頻特性好并且可以模擬的斜坡信號，可以產(chǎn)生可調(diào)占空比的方波信號，可調(diào)范圍達(dá)1%~99%.經(jīng)過測試，該檢測系統(tǒng)平臺可以實現(xiàn)信號源工作穩(wěn)定，并且操作方便，成本低，通過樣機的研制，測試效果較好，精度較高。