banner.jpg)
相關(guān)專題：
射頻解決方案
在射頻功率放大器核心，數(shù)字處理要求與模擬架構(gòu)密切相關(guān)。賽靈思與客戶攜手，共同優(yōu)化賽靈思算法及客戶專用的算法。這種密切的合作關(guān)系催生了大量根據(jù)客戶的具體要求定制的高帶寬、高性能CFR及DPD設(shè)計。
賽靈思射頻解決方案主要包括以下技術(shù)優(yōu)勢：
(1)靈活的技術(shù)。實現(xiàn)高效、集成、多模、多標準射頻；遠程升級功能可避免技術(shù)過時風(fēng)險。
(2)性能和可擴展性。滿足多方面的客戶需求而無需修改PCB。
(3)低功耗。低功耗器件，為高級算法提供理想的平臺，降低系統(tǒng)級功耗。
(4)低成本。高級數(shù)字算法，降低功率放大器的投資成本和運營成本；通過非常高效的架構(gòu)和IP來減小FPGA尺寸，降低硅元件成本。
(5)集成和可靠性。可集成到單一器件中，提高可靠性，最大限度地降低現(xiàn)場設(shè)備返還和后端服務(wù)成本。
該方案可用的3GPP-LTE功能是3GPP-LTE數(shù)字前端接口，包括LTE優(yōu)化的DUC、DDC、CFR和DPDIP。
賽靈思射頻解決方案應(yīng)用實例：單一扇區(qū)HSPA15MHz(3載波)，帶分集射頻卡；初始設(shè)計使用6套ASSP器件，功耗超過8W，定價為219美元(1000件的定價)。這6套ASSP是生產(chǎn)商確保有足夠的分集，使他們的器件可滿足多個市場的需求所必需的。使用更多集成ASSP可能會減小設(shè)備尺寸，但會使開發(fā)風(fēng)險過高。
將這些功能合并到一個FPGA中可以大幅度降低功耗，并將設(shè)備成本降低30%以上。賽靈思技術(shù)可帶來更大的靈活性，幫助在產(chǎn)品的整個生命周期內(nèi)進一步節(jié)約成本。
通過集成所有數(shù)字射頻功能，單一賽靈思FPGA器件可以降低成本和功耗，同時提高可靠性。
賽靈思基帶解決方案
在3GPP-LTE之前已出臺的無線標準中規(guī)定的系統(tǒng)分區(qū)方法足以滿足當(dāng)前的需求。然而，3GPPLTE的低延遲性能要求使DSP和FPGA之間的數(shù)據(jù)流疲于應(yīng)付，造成了瓶頸。最新推出的賽靈思LTEChannelUplink和DownlinkLogiCORE可幫助緩解這一問題，因為它們可以將更多基帶處理功能集成到FPGA中，帶來了降低成本和功耗等額外優(yōu)勢。MIMO處理等新功能對基帶系統(tǒng)設(shè)計提出了更高的性能要求。賽靈思致力于積極推動這些解決方案的發(fā)展，并率先向市場上推出了第一款LTEMIMO編碼器。
賽靈思射頻解決方案
賽靈思基帶解決方案的優(yōu)勢：
(1)靈活的技術(shù)。允許在部署完成后修改特性，因此可以從遠程對設(shè)計進行升級，避免設(shè)計過時。
(2)可擴展性�；鶐гO(shè)計可以從小型微蜂窩擴展到大型宏蜂窩——甚至毫微微蜂窩集成；通過單一芯片3GPP-LTE基帶PHY解決方案降低功耗，提高可靠性。
(3)低功耗。與多DSP器件基帶架構(gòu)相比可大大降低功耗。
(4)低成本。提供符合多個無線標準的單一基帶架構(gòu)，提高工程效率。
(5)可靠性。集成到我們高質(zhì)量、經(jīng)過嚴格測試的標準產(chǎn)品中，提高總體系統(tǒng)可靠性。
該方案可用的3GPP-LTE功能包括：3GPP-LTEChannelUplink和Downlink；3GPP-LTEMIMO編碼器；3GPP-LTETurbo編碼器/解碼器。
