通信網(wǎng)banner.jpg)
相關(guān)專(zhuān)題：
引 言
目前，國(guó)內(nèi)生產(chǎn)的部分在線(xiàn)仿真調(diào)試器可以對(duì)部分嵌入式芯片進(jìn)行仿真調(diào)試。但從本質(zhì)上，這些仿真調(diào)試器無(wú)法對(duì)所有帶在線(xiàn)調(diào)試功能的嵌入式芯片進(jìn)行仿真調(diào)試。BDI2000和TRACE32等仿真器可以在不改變硬件條件下，通過(guò)下載針對(duì)特定嵌入式芯片的調(diào)試“核”來(lái)實(shí)現(xiàn)對(duì)不同嵌入式芯片的仿真調(diào)試，但是非常昂貴，難以適應(yīng)國(guó)內(nèi)絕大多數(shù)中小企業(yè)的實(shí)際需求。
本文基于SOPC軟硬件協(xié)調(diào)設(shè)計(jì)驗(yàn)證技術(shù)設(shè)計(jì)了一款通用在線(xiàn)調(diào)試器。SOPC技術(shù)將傳統(tǒng)的在線(xiàn)調(diào)試器以芯片形式呈現(xiàn)，采用知識(shí)產(chǎn)權(quán)核(IP core)復(fù)用技術(shù)，抽象各種不同架構(gòu)的嵌入式處理器接口，給出支持統(tǒng)一調(diào)試接口的IP core架構(gòu)，提出了基于通用在線(xiàn)調(diào)試器的嵌入式軟件調(diào)試方法。
本文介紹了系統(tǒng)架構(gòu)，以及關(guān)鍵子系統(tǒng)的工作原理及其與所處硬件環(huán)境之間的交互，最后對(duì)JTAG IP core子系統(tǒng)進(jìn)行了仿真驗(yàn)證。
1 整體設(shè)計(jì)
系統(tǒng)由用戶(hù)交互、在線(xiàn)仿真和JTAG IP core三個(gè)子系統(tǒng)構(gòu)成，如圖1所示。
用戶(hù)交互子系統(tǒng)包括TCP／IP通信端口與用戶(hù)交互界面。它主要負(fù)責(zé)訪(fǎng)問(wèn)和處理源文件；接收調(diào)試命令，根據(jù)TCP／IP協(xié)議封裝成調(diào)試命令請(qǐng)求包，發(fā)送給通用調(diào)試器；同時(shí)，解析目標(biāo)機(jī)的響應(yīng)。其中，通信端口負(fù)責(zé)與通用在線(xiàn)調(diào)試器通信。
在線(xiàn)仿真子系統(tǒng)是一個(gè)針對(duì)不同類(lèi)型嵌入式處理芯片的高擴(kuò)展性嵌入式系統(tǒng)。它包括硬件部分和軟件部分。硬件部分采用SOPC技術(shù)加載Altera公司的IP core形成一個(gè)以NiosII CPU為核心的，TCP／IP和JTAG IP core端口為通信模塊的硬件平臺(tái)。軟件部分包括網(wǎng)絡(luò)傳輸處理和JTAG IP core接口程序部分。
JTAG IP core是業(yè)務(wù)信號(hào)處理邏輯模塊，可以是ARM、PowerPC、MIPS等不同架構(gòu)的嵌入式處理器。
1.1 核心子系統(tǒng)設(shè)計(jì)
JTAG IP core是系統(tǒng)的核心部分。它負(fù)責(zé)目標(biāo)機(jī)調(diào)試命令的格式轉(zhuǎn)換、傳送邏輯控制，以及JTAG狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換的控制。JTAG IP core子系統(tǒng)劃分為5個(gè)模塊，每個(gè)模塊又由子模塊所構(gòu)成。模塊的執(zhí)行次序不同，或并發(fā)，或順序執(zhí)行。JTAG IP core子系統(tǒng)結(jié)構(gòu)圖如圖2所示。
總線(xiàn)讀寫(xiě)模塊負(fù)責(zé)接收參數(shù)和指令，同時(shí)將處理后的數(shù)據(jù)輸出到總線(xiàn)。接收總線(xiàn)數(shù)據(jù)子模塊接收Avalon總線(xiàn)的數(shù)據(jù)并更新標(biāo)志位；讀信號(hào)觸發(fā)向總線(xiàn)發(fā)送數(shù)據(jù)子模塊進(jìn)行數(shù)據(jù)傳輸。總線(xiàn)讀寫(xiě)模塊邏輯流程如圖3所示。
