banner.jpg)
相關專題：
1引 言
DS／D-MPSK(直接序列擴頻、差分編碼的多進制相移鍵控)調制方式具有頻譜利用率高、抗干擾能力強、保密性能好等優(yōu)點。因此，研究DS／D-MPSK的調制和解調技術就具有重要的理論意義和實用價值。
DS／D-MPSK的調制和解擴解調通常是用專用集成芯片(ASIC)來完成，但是其功能單一，應用不靈活。文中采用高速大容量FPGA作為硬件平臺的核心部分，通過軟件編程，實現(xiàn)信號的擴頻調制和解擴解調。與常規(guī)方法不同的是，該方案直接在中頻上進行數(shù)字信號處理，不要進行數(shù)字下變頻，也不需要進行偽碼同步捕獲和載波提取，易于數(shù)字實現(xiàn)。同時還給出了各項設計參數(shù)指標，并對所提出的設計方案進行了仿真以及硬件實現(xiàn)。
2 DS／D-MPSK調制和解擴解調的原理
通用的DS／D-MPSK調制和解擴解調的原理框圖如圖1所示。其中，上方為調制部分，下方為解擴和解調部分。ADC之后和DAC之前的功能全部由一片F(xiàn)PGA來實現(xiàn)。
調制部分主要完成差分編碼、擴頻、數(shù)據(jù)分路及相位映射、整型濾波、內插濾波和正交調制等功能。其中，NCO(數(shù)控振蕩器)直接進行數(shù)字頻率合成，產生I，Q兩路正交數(shù)字載波。FPGA產生的數(shù)字調制信號經過DA轉換和帶通濾波，即可得到DS／D-MPSK調制信號。
解擴和解調部分主要完成AD采樣、成型濾波、匹配濾波、延時差分解調以及判決等功能。解擴和解調是擴頻通信的核心技術之一，也是本文研究的重點。各種進制的DS／D-MPSK解擴和解調的基本原理相同，DS／D-BPSK相當于DS／D-QPSK的一路，DS／D-8PSK僅比DS／D-QPSK多了一路能量控制信號。所以本文就以最有代表性的DS／D-QPSK為例進行討論。
設DS／D-QPSK的基帶數(shù)據(jù)為{an)，差分編碼后的數(shù)據(jù)為{dn)。若用'+1'表示'1'，'-1'表示'0'，則有：
然后直接在中頻進行帶通采樣，采樣頻率取偽碼速率的K倍(K為正整數(shù))，即為KRc。這樣在每個偽碼碼元內剛好進行了K次采樣，從而可以保證收端的偽碼時鐘與發(fā)端的偽碼時鐘相位相差為任意值時，總能采到滿足數(shù)字匹配濾波器輸入信噪比要求的碼片樣值。這樣偽碼時鐘可以由本地異步產生，省去了偽碼同步時鐘恢復電路，并大大提高了電路的穩(wěn)定性。
由于AD采樣的相位是隨機的，所以可以在采樣信號中增加一個初始相位φi。由于采樣速率和中頻ωc均為偽碼速率的整數(shù)倍，所以每隔K次采樣φi就重復一次，即φi有K種取值，且φi依次滯后2πM／K。采樣數(shù)據(jù)的表達式為：
將AD采樣得到的數(shù)據(jù)通過數(shù)字匹配濾波器進行解擴。數(shù)字匹配濾波器的I路結構如圖2所示，Q路的結構完全相同�，F(xiàn)僅以I路為例進行分析。
由圖2可見，數(shù)字匹配濾波器每隔K個點取一個數(shù)據(jù)，共取N個數(shù)據(jù)，然后進行相關求和：
由于I，Q兩路偽碼的互相關性很小，所以式(5)中第二項的值很小，相對于第一項的相關峰值來說可以忽略不計。當n為N的倍數(shù)時，第一項剛好相關，得到的相關峰值為：
式(6)中，RI(0)為I路偽隨機碼的自相關值。由式(6)可見，相關峰中已不再包含偽碼，即實現(xiàn)了解擴。圖3是用Verilog代碼在FPGA中實現(xiàn)數(shù)字匹配濾波器時經仿真得到的相關峰。
