針對(duì)PCMCIA調(diào)制解調(diào)器設(shè)計(jì)的鉭電容器解決方案

簡(jiǎn)介

為適應(yīng)移動(dòng)計(jì)算的需求，無(wú)線網(wǎng)絡(luò)存取技術(shù)正快速發(fā)展。全球移動(dòng)通信系統(tǒng)(GSM)網(wǎng)絡(luò)及通用分組無(wú)線業(yè)務(wù)(GPRS)也因此廣泛應(yīng)用于各行各業(yè)。為支持PDA及移動(dòng)電話等基于網(wǎng)絡(luò)技術(shù)的產(chǎn)品發(fā)展，2.5G基礎(chǔ)設(shè)施的建設(shè)正在加速進(jìn)行，由此產(chǎn)生了對(duì)筆記本電腦在網(wǎng)絡(luò)存取技術(shù)方面所需外圍設(shè)備的需求。工程師們紛紛把目光投向個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì)(PCMCIA)定義的總線，普遍將其作為實(shí)現(xiàn)GSM調(diào)制解調(diào)器設(shè)計(jì)的一種解決方案。

研究表明，GSM傳輸由需要高強(qiáng)電流的相對(duì)短脈沖構(gòu)成。 用于該應(yīng)用程序的發(fā)送器工作電壓為3.0V，其峰值電流為2A。 然而，PCMCIA總線規(guī)格使得最大可用電流僅為1.0A， 該規(guī)格顯然無(wú)法滿足需求。 因此，設(shè)計(jì)人員不得不考慮使用大容量電容(1000mF 至5500mF)，以便在傳輸期間維持電壓并提供所需電流。

PCMCIA調(diào)制解調(diào)器設(shè)計(jì)人員可用的電容器解決方案一直以來(lái)僅限于電化學(xué)雙層電容器(EDLC)技術(shù)，該技術(shù)可保障極高電容量。 本文將指出，在時(shí)間與溫度方面伴有不穩(wěn)定性的高等效串聯(lián)電阻(ESR)將對(duì)脈沖應(yīng)用造成嚴(yán)重限制。 因此，EDLC并非最有效的解決方案。 要達(dá)到最佳性能，設(shè)計(jì)人員須考慮使用高電容-電壓(CV)、高效容量及低ESR的鉭電容器。 因其電容量?jī)H在680mF以內(nèi)(明顯不足)，業(yè)界一直未考慮使用此類(lèi)器件。 但超高電容量鉭電容器的發(fā)展為調(diào)制解調(diào)器設(shè)計(jì)人員提供了新的良機(jī)。以表面貼裝封裝的此類(lèi)電容器電容量值高達(dá)3300mF，從而為此棘手問(wèn)題提供了解決方案。

為方便說(shuō)明問(wèn)題，我們的討論將主要圍繞使用PCMCIA總線的GSM調(diào)制解調(diào)器而展開(kāi)，然后對(duì)此類(lèi)概念在脈沖功率應(yīng)用(使用其他功率限制型總線結(jié)構(gòu)，如USB總線等)中的應(yīng)用方式進(jìn)行說(shuō)明。

問(wèn)題總結(jié)

如圖1所示，GSM信號(hào)以216Hz(4.62 ms PRI)的速率在載體中傳輸，并采用一次性劃分(包括產(chǎn)生577ms 脈寬的1/8周期)。 這要求電容器使用剩余的7/8周期進(jìn)行再充電。 以此為例，假設(shè)功率放大器要求的電流為2A。最壞的可能性是，傳輸期間所需功率完全由電容器提供，因此而忽略了PCMCIA總線可提供的電流。

在具備由PCMCIA總線提供的3.3V工作電壓及諸多功率放大器所需3V最低輸入電壓的情況下，允許產(chǎn)生0.3V的最大電壓降。 表1總結(jié)了設(shè)計(jì)制約條件，而圖2則對(duì)簡(jiǎn)化電路圖進(jìn)行了說(shuō)明。

電路中的電壓降包括兩部分：與電容器內(nèi)部阻抗(近ESR)相關(guān)聯(lián)的電阻壓降及脈沖結(jié)束時(shí)的電容器電壓降。  因此，總電壓降計(jì)算公式如下：

V = IR + I(t/C)

其中：V=電壓降(V)；I=電流(A)；R=電容器內(nèi)部阻抗—ESR(Ohm)；t=脈寬(s)；C=電容(F)。

備選設(shè)計(jì)方案

可用備選設(shè)計(jì)方案見(jiàn)表2內(nèi)數(shù)據(jù)。針對(duì)該設(shè)計(jì)問(wèn)題，我們應(yīng)對(duì)四種潛在解決方案進(jìn)行論述。其中兩種用于展示鉭解決方案對(duì)該設(shè)計(jì)的影響，另外兩種將著重闡述利用EDLC技術(shù)的結(jié)果。解決方案1允許使用三個(gè)鉭電容器，提供總量為6.6mF的電容；而解決方案2則使用兩個(gè)鉭電容器，組合總電容為4.4mF。除總電容量之外，這兩種解決方案在ESR方面也有所差異。

同樣，在探索使用EDLC技術(shù)時(shí)，我們也應(yīng)考慮兩種解決方案。解決方案3為EDLC，提供22mF的額定電容。解決方案4較解決方案3而言提供更大的電容及更低的ESR。

鑒于EDLC的內(nèi)部組成，與使用傳統(tǒng)電介質(zhì)的電容器相比，器件以較慢速度對(duì)電場(chǎng)做出響應(yīng)。 因此，可用(或有效)電容為圖3所示脈寬的強(qiáng)大功能。若為GSM傳輸中使用的脈寬(577ms)，現(xiàn)今市場(chǎng)所售EDLC的有效電容為額定電容值的3% - 48%。 以此為例，我們對(duì)EDLC技術(shù)的有效電容的發(fā)展趨勢(shì)將有最樂(lè)觀的預(yù)計(jì)。

方案1

設(shè)計(jì)三個(gè)并聯(lián)鉭電容器可提供的總電容為6.6mF。 圖4就等效電路進(jìn)行演示，展示了電容及器件的內(nèi)部阻抗。 鑒于器件為并聯(lián)方式，總電容計(jì)算公式如下：

CT=C1+C2+C3=6.6mF

有效內(nèi)部ESR總值計(jì)算公式如下：

RT=1/(1/R1+1/R2+1/R3)

若R1=R2=R3，等式簡(jiǎn)化為：

RT=R/3

因此，有效ESR = 35 m?3 = 12 m?得出：

V=(2A×0.012?+(2A×[0.000557s/0.0066F])

V=0.02V+0.17V

V=0.20V

從上述計(jì)算公式可以看出，鉭電容器的低內(nèi)部阻抗導(dǎo)致最小內(nèi)部IR損耗。 得出的0.2V總電壓降在設(shè)計(jì)制約因素以內(nèi)(允許最大值為0.3V)。

方案2

如解決方案1所示，解決方案2的有效ESR計(jì)算公式如下：

ESR=35m?2=18m?得出：

V=0.04V+0.26V

V=0.30V

雖然在設(shè)計(jì)制約條件以內(nèi)，但0.3V的電壓降不會(huì)在設(shè)計(jì)中保留余地。

方案3

檢查EDLC后可以發(fā)現(xiàn)：

V=0.40V+0.10V

V=0.50V

高ESR成為造成總電壓降的主要因素，得出的0.50V總電壓降超出電路設(shè)計(jì)允許范圍。

方案4

最后，檢查高電容/低ESR EDLC解決方案：

V=0.30V+0.07V

V=0.37V

低ESR可能會(huì)對(duì)計(jì)算的電壓降產(chǎn)生有利影響。 不過(guò)，電容的增加對(duì)整體性能幾乎沒(méi)有影響。 雖然低于解決方案3所示值，本方案中的總電壓降仍然超出設(shè)計(jì)制約條件。該解決方案的另一弊端在于設(shè)備的尺寸。4.8mm的高度對(duì)于PCMCIA卡標(biāo)準(zhǔn)之形狀因數(shù)以內(nèi)的使用并不十分理想。

為克服與ESR相關(guān)聯(lián)的過(guò)剩電壓降，采用EDLC技術(shù)的設(shè)計(jì)人員須考慮使用其他電路(如DC-DC引導(dǎo)轉(zhuǎn)換器)。該設(shè)計(jì)方案在耗盡寶貴插板空間的同時(shí)，還將產(chǎn)生額外電路成本。

如前所述，電路對(duì)ESR的依賴是設(shè)計(jì)中需要考慮的重要因素之一。 各解決方案中所述計(jì)算方式基于指定為25℃的初始ESR。 必須考慮對(duì)ESR對(duì)電路的造成的影響進(jìn)行更為深入徹底的分析：

·ESR在溫度方面的穩(wěn)定性，及最終產(chǎn)品壽命老化引起的ESR可變性。

通過(guò)對(duì)現(xiàn)有技術(shù)的調(diào)查發(fā)現(xiàn)，EDLC中的ESR在其指定工作溫度下與鉭(其ESR在相同溫度范圍內(nèi)保持在指定水平)相比差異可達(dá)400%。設(shè)計(jì)人員還須考慮到如下事實(shí)：在部件使用壽命內(nèi)，EDLC ESR將隨著老化情況而增加。

表3就鉭ESR性能與EDLC技術(shù)進(jìn)行了對(duì)比。就鉭而言，ESR在溫度及時(shí)間方面均比較穩(wěn)定，在全工作溫度或壽命試驗(yàn)中不發(fā)生規(guī)格變化。對(duì)于筆記本電腦內(nèi)即定的PCMCIA卡工作環(huán)境而言，ESR保持85℃的穩(wěn)定性是非常理想的情況。

對(duì)比而言，EDLC技術(shù)中的ESR差異在脈沖應(yīng)用中則較為麻煩。 如上述電路分析所示，與EDLC中的ESR相關(guān)聯(lián)的電阻降壓已是總體電壓降的主導(dǎo)因素。鑒于ESR的高可變性，難以在各種條件下以足夠的裕度設(shè)計(jì)電路。

結(jié)語(yǔ)

對(duì)脈沖功率應(yīng)用中大容量電容的需要而言，設(shè)計(jì)人員須意識(shí)到：ESR是關(guān)鍵因素。 超高電容(甚至過(guò)剩電容)無(wú)法克服與高ESR解決方案相關(guān)聯(lián)的效率損耗。用額外電路克服此類(lèi)損耗(如引入轉(zhuǎn)換器的使用)不僅成本高，也占用寶貴的插板空間，從而加大設(shè)計(jì)的工作量。另外，選擇充足電容量的解決方案(配合低ESR)將會(huì)創(chuàng)造更高效率及成本有效性。